CHƯƠNG 5. CÁC HỌ VI MẠCH SỐ

5.1 Giới thiệu

Công nghệ tích hợp IC số phát triển rất nhanh từ mật độ tích hợp cỡ nhỏ SSI (Small-scale Integration) với các chip ít hơn 12 cổng, tiếp theo là mật độ tích hợp cỡ trung bình MSI (Medium-scale Integration) với số lượng từ 12 đến 99 cổng trong một chip. Mật độ tích hợp cỡ lớn LSI (Large-scale Integration) và rất lớn VLSI (Very Large-scale Integration) có thể lên đến 10.000 cổng trong một chip, và mật độ tích hợp cao hơn cỡ siêu lớn ULSI (Ultra Large-scale Integration) với hơn 100.000 cổng trong một chip, và mật độ tích hợp cỡ vĩ đại GSI (Giga-scale Integration) với hơn 1 triệu cổng trong một chip.

Hầu hết trong các hệ thống số hiện đại sử dụng các mạch tích hợp như trên. Các IC chứa rất nhiều mạch điện được đóng gói với kích thước ngày càng nhỏ, vì vậy nên kích thước của các hệ thống số cũng ngày càng được thu nhỏ lại, và giá thành về cơ bản là giảm.

Những hệ thống số sử dụng IC số có độ tin cậy cao vì giảm được số lượng các đường dây kết nối từ các linh kiện với nhau. Trước khi có IC số, chúng ta thực hiện mạch điện bằng các linh kiện rời (transistor, diode, điện trở, …) lại với nhau. Khi có IC các kết nối này được thực hiện bên trong IC nên cũng đã loại bỏ được một số vấn đề như điểm kết nối tiếp xúc không tốt, đứt mạch hay ngắn mạch của các đường kết nối trên board mạch, và một số vấn đề về mặt vật lý khác. Sử dụng các IC về cơ bản cũng làm giảm được điện năng tiêu thụ cần thiết so với khi thực hiện mạch rời hoạt động cùng một chức năng. Năng lượng điện tiêu thụ giảm đồng nghĩa với hệ thống sẽ không phát sinh nhiệt nhiều khi hoạt động.

Cũng có một số việc mà các IC khó có thể thực hiện được như: không thể tạo ra dòng điện hoặc điện áp lớn vì sẽ tạo ra nhiệt và trong một không gian nhỏ nên nhiệt độ cho phép phải được giữ ở một mức giới hạn nhất định. Các IC không thể dễ dàng thực hiện các chức năng như cuộn dây hay biến áp và tụ điện có dung lượng lớn. Vì những lý do trên nên các IC về cơ bản sử dụng cho các mạch công suất thấp hay xử lý thông tin. Những hoạt động mà yêu cầu công suất cao hay những linh kiện không thể tích hợp được thì cũng có thể sử dụng kết hợp với linh kiện rời.

Để sử dụng các IC thì việc trước tiên phải biết rõ các đặc tính điện của các họ IC thông dụng. Các họ IC khác nhau chủ yếu là loại linh kiện được sử dụng bên trong IC. Họ TTL và ECL thì sử dụng transistor BJT trong cấu trúc mạch; họ PMOS, NMOS và CMOS thì sử dụng transistor MOSFET. Chương

này trình bày một số đặc tính quan trọng, cấu trúc bên trong cũng như mạch điện đơn giản của các họ IC.

5.2 Một số thông số cơ bản

Các thông số dòng điện và điện áp

Điện áp ngõ vào mức cao V_{IH}(min): là mức điện áp tối thiểu yêu cầu cấp cho ngõ vào để có mức logic cao. Bất kỳ điện áp nào dưới mức này không được cổng logic chấp nhận là mức cao.

Điện áp ngõ vào mức thấp V_{IL}(max): là mức điện áp tối đa có thể cấp cho ngõ vào để có mức logic thấp. Bất kỳ điện áp nào cao hơn mức này không được cổng logic chấp nhận là mức thấp.

Điện áp ngõ ra mức cao V_{OH}(min): là điện áp nhỏ nhất mà một mạch logic cho ra ở ngõ ra khi ngõ ra là mức cao.

Điện áp ngõ ra mức thấp V_{OL}(max): là điện áp lớn nhất mà một mạch logic cho ra ở ngõ ra khi ngõ ra là mức thấp.

Dòng điện ngõ vào mức cao I_{IH}: là dòng điện tại ngõ vào khi ngõ vào được cấp điện áp mức cao.

Dòng điện ngõ vào mức thấp I_{IL}: là dòng điện tại ngõ vào khi ngõ vào được cấp điện áp mức thấp.

Dòng điện ngõ ra mức cao I_{OH}: là dòng điện tại ngõ ra khi ngõ ra ở mức logic cao.

Dòng điện ngõ ra mức thấp I_{OL}: là dòng điện tại ngõ ra khi ngõ ra ở mức logic thấp.



(b)

Hình 5.1 Trạng thái dòng điện và điện áp trong hai cổng logic

Hệ số tải (Fan out)

Ngõ ra của một cổng logic thông thường sẽ được kết nối với một số ngõ vào của các cổng logic khác. Đôi khi các cổng logic trong một hệ thống được sử dụng chung một họ IC, nhưng cũng có những hệ thống mà IC sử dụng có nhiều họ khác nhau. Hệ số tải được định nghĩa là số lượng ngõ vào tối đa mà ngõ ra của một cổng logic thúc được đáng tin cậy. Ví dụ như một cổng logic có hệ số tải là 10 thì ngõ ra cổng logic đó có thể thúc được 10 ngõ vào. Nếu số lượng ngõ vào nhiều hơn thì ngõ ra cổng logic có thể không thực hiện được chức năng logic.

Thời gian trì hoãn truyền (Propagation Delay)

Một tín hiệu logic luôn bị một khoảng thời gian delay khi đi qua một mạch điện. Có hai thời gian trì hoãn truyền được định nghĩa như sau:

t_{PLH}: là thời gian trì hoãn khi trạng thái chuyển từ mức logic 0 lên 1 (LOW to HIGH)

t_{PHL}: là thời gian trì hoãn khi trạng thái chuyển từ mức logic 1 xuống 0 (HIGH to LOW)

Thời gian trì hoãn của một cổng đảo được trình bày như trong hình 5.2. Thời gian trì hoãn được đo từ thời điểm tín hiệu vào chuyển trạng thái được 50% đến khi ngõ ra chuyển trạng thái được 50%. Trong một số mạch logic thì t_{PLH} và t_{PHL} không giống nhau và cả hai thời gian này đều phụ thuộc vào độ lớn của tải mà ngõ ra điều khiển. Giá trị thời gian trì hoãn thường sử dụng để đo tốc độ tương đối của các mạch logic. Ví dụ như thời gian trì hoãn của một mạch logic có giá trị là 10ns thì sẽ nhanh hơn mạch logic có giá trị là 20ns dưới điều kiện tải bình thường.



Hình 5.2 Các thời gian trì hoãn truyền

Công suất tiêu thụ

Mỗi IC đều phải yêu cầu cung cấp một năng lượng điện để hoạt động. Năng lượng điện này thường được cung cấp từ một hoặc nhiều nguồn điện áp vào các chân ký hiệu là V_{CC} (đối với họ TTL) hoặc V_{DD} (đối với họ CMOS).

Lượng công suất tiêu thụ của IC được xác định bằng dòng điện I_{CC} (hoặc I_{DD}) cung cấp từ nguồn V_{CC} (hoặc V_{DD}), và công suất tiêu thụ được tính bằng (I_{CC} x V_{CC}). Trong các IC thì dòng điện cung cấp thay đổi phụ thuộc vào trạng thái của các cổng logic trong IC. Ví dụ như trong hình 5.3(a) là một IC cổng NAND có tất cả ngõ ra đều mức cao thì dòng điện cung cấp từ V_{CC} giả sử là I_{CCH}, còn trong hình 5.3(b) cũng với IC cổng NAND có tất cả ngõ ra đều ở mức thấp thì dòng điện cung cấp từ V_{CC} giả sử là I_{CCL}. Tất cả các giá trị này được đo ở chế độ ngõ ra không tải (hở mạch) vì nếu có tải thì với giá trị tải khác nhau sẽ làm thay đổi dòng điện I_{CCH}.

Trong các mạch logic giá trị dòng điện I_{CCH} và I_{CCL} khác nhau nên dòng điện trung bình được tính bằng:

$$I_{CC}(tb) = \frac{I_{CCH} + I_{CCL}}{2}$$

Và công suất tiêu thụ trung bình được tính bằng:

$$P_D(tb) = I_{CC}(tb) x\, V_{CC}$$



Hình 5.3 Các dòng điện I_{CCH} và I_{CCL}

Lề nhiễu

Điện trường và từ trường có thể làm phát sinh các điện áp trên các đường mạch kết nối giữa các cổng logic. Các điện áp không mong muốn này, được gọi là nhiễu, có thể là nguyên nhân làm cho điện áp ngõ vào của mạch logic thấp hơn V_{IH}(min) hoặc cao hơn V_{IL}(max) và nó có thể tạo thành các trạng thái hoạt động không thể đoán trước được.



Hình 5.4 Các lề nhiễu mức cao và mức thấp

Lề nhiễu của một mạch logic là khả năng chịu tác động của nhiễu có biên độ bao nhiêu mà không làm thay đổi trạng thái ngõ ra. Các lề nhiễu mức cao và mức thấp được trình bày như trong hình 5.4.

Các phạm vi điện áp ngõ ra của một mạch logic như trong hình 5.4(a). Bất kỳ một điện áp nào lớn hơn V_{OH}(min) thì được xem là mức logic 1, và bất kỳ một điện áp nào nhỏ hơn V_{OL}(max) được xem là mức logic 0. Ở trạng thái hoạt động bình thường các mức điện áp nằm trong phạm vi không cho phép thì sẽ không xuất hiện tại ngõ ra mạch logic. Các điện áp yêu cầu ở ngõ vào một mạch logic được trình bày như trong hình 5.4(b). Mạch logic sẽ nhận bất kỳ điện áp nào lớn hơn V_{IH}(min) làm mức logic 1 và bất kỳ điện áp nào nhỏ hơn V_{IL}(max) là mức logic 0. Nếu điện áp ngõ vào trong phạm vi không xác định thì không thể xác định được trạng thái ngõ ra và không nên sử dụng điện áp trong phạm vi này.

Lề nhiễu mức cao V_{NH} được định nghĩa là:

$$V_{NH} = V_{OH}(\min) - V_{IH}(\min)$$

Lề nhiễu mức thấp V_{NH} được định nghĩa là:

$$V_{NL} = V_{IL}(\max) - V_{OL}(\max)$$

Ví dụ 5.1: Cho các thông số điện áp vào/ra của họ vi mạch TTL chuẩn như trong bảng 5.1. Sử dụng các giá trị này để xác định:

a) Biên độ nhiễu cực đại có thể làm sai mức logic ngõ ra khi ngõ ra thúc ngõ vào ở mức cao.

b) Biên độ nhiễu cực đại có thể làm sai mức logic ngõ ra khi ngõ ra thúc ngõ vào ở mức thấp.

Bảng 5.1 Các thông số điện áp của TTL chuẩn

Thông số	**Min (V)**	**Typ (V)**	**Max (V)**
V_{OH}	2,4	3,4	
V_{OL}		0,2	0,4
V_{IH}	2		
V_{IL}			0,8

Giải:

a) Khi ngõ ra ở mức cao thì giá trị điện áp thấp nhất có thể có là V_{OH}(min) = 2,4V. Giá trị điện áp cần thiết cho ngõ vào ở mức cao nhỏ nhất là V_{IH}(min) = 2V. Biên độ nhiễu đỉnh âm của tín hiệu nhiễu có thể làm cho ngõ ra nhỏ hơn 2V là

$$V_{NH} = V_{OH}(min) - V_{IH}(min) = 2,4V - 2V = 0,4V$$

b) Khi ngõ ra ở mức thấp, giá trị điện áp lớn nhất của nó là $V_{OL}(max)$ = 0,4V. Điện áp tối đa có thể cung cấp cho ngõ vào ở mức thấp là $V_{IL}(max)$ = 0,8V. Biên độ nhiễu đỉnh dương của tín hiệu nhiễu có thể làm cho ngõ ra lớn hơn 0,8V là

$$V_{NL} = V_{IL}(max) - V_{OL}(max) = 0,8V - 0,4V = 0,4V$$

Hoạt động cung cấp dòng (current-sourcing) và rút dòng (current-sinking)



Hình 5.5 Các hoạt động cung cấp dòng và tiêu thụ dòng điện trong các cổng logic

Đây là các hoạt động mô tả cách giao tiếp giữa ngõ ra và ngõ vào của các cổng logic. Hoạt động cung cấp dòng được trình bày như trong hình 5.5(a). Khi ngõ ra của cổng logic 1 có mức cao nó sẽ cung cấp dòng I_{IH} cho ngõ vào của cổng logic 2. Vì vậy ngõ ra của cổng logic 1 hoạt động như là một nguồn dòng cung cấp cho cổng logic 2.

Hoạt động rút dòng được trình bày như trong hình 5.5(b). Ở đây mạch điện tại ngõ vào của cổng logic 2 được biểu diễn như là một điện trở nối lên cực dương của nguồn cung cấp V_{CC}. Khi ngõ ra của cổng logic 1 xuống mức thấp dòng điện sẽ chạy từ mạch ngõ vào cổng logic 2 sang ngõ ra của cổng logic 1 xuống mass. Hay nói cách khác, mạch ngõ ra cổng logic 1 rút dòng điện I_{IL} đến từ ngõ vào cổng logic 2.

5.3 Các họ vi mạch số

5.3.1 Cổng logic DDL (Diode Diode Logic)

Các cổng logic được tạo thành bằng cách kết nối các diode lại với nhau. Sơ đồ nguyên lý của cổng AND hai ngõ vào được trình bày như trong hình 5.6. Giả sử nếu nguồn V_{CC} = 5V, sử dụng diode Silicon có điện áp phân cực thuận là 0,7V. Khi A = B = 0V thì diode D1 và D2 cùng dẫn (On), điện áp tại C bằng điện áp phân cực thuận diode là 0,7V nên D3 không dẫn (Off), điện áp ngõ ra Y là 0V (mức logic 0). Khi A = 0V và B = 5V thì diode D1 dẫn (On) và D2 không dẫn (Off), điện áp tại C bằng điện áp phân cực thuận diode D1 là 0,7V nên D3 không dẫn (Off), điện áp ngõ ra Y là 0V (mức logic 0). Khi A = 5V và B = 0V thì diode D1 không dẫn (Off) và D2 dẫn (On), điện áp tại C bằng điện áp phân cực thuận diode D2 là 0,7V nên D3 không dẫn (Off), điện áp ngõ ra Y là 0V (mức logic 0). Khi A = B = 5V thì diode D1 và D2 cùng không dẫn (Off), điện áp tại C bằng điện áp nguồn V_{CC} phân cực thuận diode D3 nên D3 dẫn (On), điện áp ngõ ra Y là 4,3V (mức logic 1) nếu ngõ ra không có tải.



Hình 5.6 Sơ đồ nguyên lý cổng AND hai ngõ vào DDL

Bảng trạng thái hoạt động như sau:

A	B	D1	D2	D3	Y
0	0	ON	ON	OFF	0
0	1	ON	OFF	OFF	0
1	0	OFF	ON	OFF	0
1	1	OFF	OFF	ON	1

Tương tự, chúng ta cũng có cổng OR theo dạng mạch DDL như trong hình 5.7



Hình 5.7 Sơ đồ nguyên lý cổng OR hai ngõ vào dạng DDL

Phân tích tương tự như cổng AND ta cũng có bảng trạng thái như sau:

A	B	D1	D2	Y
0	0	OFF	OFF	0
0	1	OFF	ON	1
1	0	ON	OFF	1
1	1	ON	ON	1

Các cổng logic DDL có ưu điểm là đơn giản, dễ chế tạo các cổng logic nhiều đầu vào, tần số hoạt động cao bằng cách chọn các diode có tốc độ chuyển mạch nhanh, nhược điểm là hệ số tải nhỏ, khả năng chống nhiễu kém.

5.3.2 Cổng logic RTL (Resistor Transistor Logic)

Các cổng logic được tạo thành bằng cách kết nối các điện trở và transistor lại với nhau. Sơ đồ nguyên lý của cổng đảo được trình bày như trong hình 5.8.



Hình 5.8 Sơ đồ nguyên lý cổng đảo RTL

Khi ngõ vào A = 0 (V_A = 0V) thì transistor T không dẫn (Off) do không có phân cực V_{BE} = 0V, ngõ ra Y có điện áp bằng V_{CC} (logic 1). Khi ngõ vào

A =1 (V_A = 5V) thì transistor T được phân cực và dẫn bão hòa (On) nên ngõ ra Y được nối xuống mass thông qua transistor T, điện áp ngõ ra Y bằng với điện áp V_{CE}(sat) ≈ 0,1V, nên Y có mức logic 0.

Bảng trạng thái hoạt động

A	Transistor	Y
0	OFF	1
1	ON	0

Tương tự, chúng ta cũng có cổng NOR cấu trúc dạng RTL như trong hình 5.9.



Hình 5.9 Sơ đồ nguyên lý cổng NOR hai ngõ vào dạng RTL

Phân tích tương tự chúng ta cũng có bảng trạng thái của cổng NOR như sau:

A	B	Transistor	Y
0	0	OFF	1
0	1	ON	0
1	0	ON	0
1	1	ON	0

5.3.3 Cổng logic DTL (Diode Transistor Logic)

Các cổng logic được tạo thành bằng cách kết nối các diode và transistor lại với nhau. Sơ đồ nguyên lý của cổng NAND được trình bày như trong hình 5.10. Khi A = B = 1 (5V), các diode D1, D2 không dẫn, D3 và D4 dẫn, transistor T1 được phân cực nên transistor dẫn, kết quả tại ngõ ra Y có mức logic 0. Trong trường hợp A hoặc B hoặc cả A và B có mức logic 0 (0V), các

diode D1, D2 dẫn, D3 và D4 không dẫn, transistor T1 không được phân cực nên transistor không dẫn, kết quả tại ngõ ra Y có mức logic 1.



Hình 5.10 Sơ đồ nguyên lý cổng NAND cấu trúc dạng DTL

Bảng trạng thái hoạt động của cổng logic như sau:

A	B	D1	D2	D3 & D4	T1	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	OFF	1
1	0	OFF	ON	OFF	OFF	1
1	1	OFF	OFF	ON	ON	0

5.3.4 Họ vi mạch TTL (Transistor Transistor Logic)

Các mạch logic như DDL, RTL hay DTL đều có khả năng thực hiện chức năng logic nhưng không được tích hợp thành các IC chuyên dùng vì ngoài chức năng logic người ta còn quan tâm đến các yếu tố khác như:

- Tốc độ chuyển mạch (mạch logic chuyển mạch có nhanh không, có khả năng hoạt động với tần số cao không).
- Tổn hao năng lượng trong mạch khi hoạt động (mức độ nóng lên khi mạch hoạt động hay tổn hao năng lượng dưới dạng nhiệt).
- Khả năng giao tiếp và thúc tải.
- Khả năng chống nhiễu.

Chính vì thế họ vi mạch TTL ra đời thay thế cho các dạng mạch cổng logic trên. Cấu trúc mạch TTL chỉ sử dụng một loại transistor BJT. Một đặc điểm quan trọng của vi mạch TTL là chỉ cho phép cung cấp 5V, nguồn cung cấp có thể dao động từ 4,5V đến 5,5V. Các mức điện áp vào và ra của họ TTL được trình bày như trong hình 5.11.



Hình 5.11 Các mức điện áp vào ra của họ TTL

Cổng đảo TTL có cấu trúc mạch như trong hình 5.12, hoạt động của mạch như sau. Khi A có mức logic 0 (0V) thì transistor Q1 được phân cực thuận nên Q1 ở trạng thái ON, transistor Q2 không được phân cực nên Q2 OFF, transistor Q4 cũng không được phân cực nên Q4 OFF, transistor Q3 được phân cực nên Q3 ON, ngõ ra Y có mức logic 1. Khi A có mức logic 1 (5V) thì transistor Q1 không được phân cực nên Q1 ở trạng thái OFF, vì Q1 OFF dẫn đến transistor Q2 ở trạng thái ON, dẫn đến transistor Q4 có điện áp phân cực cực B nên Q4 ON, transistor Q3 không được phân cực nên Q3 OFF, ngõ ra Y nối xuống mass nên có mức logic 0.



Hình 5.12 Sơ đồ cấu trúc cổng đảo họ TTL

Bảng trạng thái hoạt động

A	Q1	Q2	Q3	Q4	Y
0	ON	OFF	ON	OFF	1
1	OFF	ON	OFF	ON	0

Cổng NAND họ TTL

Sơ đồ cấu trúc mạch cổng NAND họ TTL cũng giống như mạch cổng đảo TTL, nhưng chỉ có transistor Q1 được thay bằng transistor nhiều cực phát. Nếu cổng NAND có hai ngõ vào thì transistor Q1 có hai cực phát được trình bày như trong hình 5.13. Transistor hai cực phát Q1 có sơ đồ tương đương như trong hình 5.14, Q1 tương đương sẽ có trạng thái ON khi một trong hai diode D2 hoặc D3 ở trạng thái ON, và Q1 tương đương sẽ có trạng thái OFF khi cả hai diode D2 và D3 ở trạng thái OFF. Như vậy, chỉ khi cả hai ngõ vào A và B có mức logic 1 thì Q1 ở trạng thái OFF và ngõ ra tương ứng có mức logic 0. Khi một trong hai ngõ vào A hoặc B có mức logic 0 thì Q1 ở trạng thái ON và ngõ ra tương ứng có mức logic 0.



Hình 5.13 Sơ đồ cấu trúc cổng NAND họ TTL



Hình 5.14 Sơ đồ mạch tương đương của transistor Q1

Bảng trạng thái hoạt động

A	B	Q1	Q2	Q3	Q4	Y
0	0	ON	OFF	ON	OFF	1
0	1	ON	OFF	ON	OFF	1
1	0	ON	OFF	ON	OFF	1
1	1	OFF	ON	OFF	ON	0

Cổng NOR họ TTL



Hình 5.15 Sơ đồ cấu trúc cổng NOR họ TTL

Sơ đồ mạch cổng NOR họ TTL được trình bày như trong hình 5.15. Chúng ta sẽ không phân tích chi tiết mạch này nhưng chúng ta hãy so sánh mạch này với mạch cổng NAND. Về phía ngõ ra thì mạch cổng NOR cũng giống như mạch cổng NAND có cấu trúc dạng totem-pole. Ở ngõ vào thì mạch cổng NOR không sử dụng transistor nhiều cực phát mà thay vào đó sử dụng các transistor tách biệt và transistor Q2 cũng được thay bằng hai transistor mắc song song CE với nhau.

Bảng trạng thái hoạt động

A	B	Q11	Q12	Q21	Q22	Q3	Q4	Y
0	0	ON	ON	OFF	OFF	ON	OFF	1
0	1	ON	OFF	OFF	ON	OFF	ON	0
1	0	OFF	ON	ON	OFF	OFF	ON	0
1	1	OFF	OFF	ON	ON	OFF	ON	0

Hoạt động rút dòng trong mạch TTL



Hình 5.16 Hoạt động rút dòng ở mức thấp của mạch TTL

Ngõ ra của cổng logic TTL rút dòng ở mức thấp vì nó nhận dòng điện từ ngõ vào cổng logic mà nó điều khiển. Khi ngõ ra ở mức thấp thì transistor Q4 (hình 5.16) ở trạng thái ON để ngắn mạch điểm X xuống mass. Điện áp mức logic thấp tại điểm X phân cực cực E cho Q1 và dòng điện trong mạch chạy theo chiều như trong hình 5.16. Vì vậy Q4 thực hiện hoạt động rút dòng từ dòng điện ngõ vào (I_{IL}) của cổng tải. Người ta thường gọi Q4 là transistor rút dòng (current-sinking) hay transistor kéo xuống (pull-down) để đưa ngõ ra xuống mức logic thấp.

Hoạt động cung cấp dòng trong mạch TTL



Hình 5.17 Hoạt động cấp dòng ở mức cao của mạch TTL

Ngõ ra mạch TTL hoạt động như là một nguồn dòng khi ở mức logic cao. Theo hình 5.17 thì transistor Q3 cung cấp dòng điện ngõ vào I_{IH} cho transistor Q1 của cổng tải. Dòng điện này nhỏ vì transistor Q3 phân cực ngược. Người ta thường gọi transistor Q3 là trasistor cấp dòng hay transistor

kéo lên (pull-up). Trong một số loại TTL người ta sử dụng hai transistor cho mạch kéo lên thay vì một transistor và một diode.

Mạch ngõ ra dạng totem-pole

Dạng mạch ngõ ra như trong hình 5.16 và 5.17 người ta gọi là totem-pole. Nếu chúng ta loại bỏ Q3 và D1, và kết nối R4 vào chân C transistor Q4 thì mạch vẫn hoạt động tốt. Nhưng khi kết nối như vậy thì Q4 sẽ dẫn một dòng điện lớn ở trạng thái bão hòa (5V/130Ω ≈ 40mA). Nếu có Q3 trong mạch thì sẽ không có dòng điện qua R4 khi ngõ ra ở mức logic thấp. Điều này rất quan trọng vì nó sẽ giữ được công suất tiêu tán trong mạch ở mức thấp nhất.

Một ưu điểm khác của mạch totem-pole là khi ngõ ra ở mức cao, Q3 hoạt động với trở kháng ngõ ra thấp (khoảng 10Ω). Trở kháng ngõ ra thấp nên có thời trì hoãn khi chuyển mạch tương đối ngắn, mạch chuyển trạng thái từ mức thấp lên mức cao rất nhanh.

Một nhược điểm của dạng totem-pole gặp vấn đề khi ngõ ra chuyển trạng thái từ mức thấp lên mức cao. Thời gian chuyển trạng thái từ ON sang OFF của Q4 chậm hơn so với thời gian chuyển trạng thái từ OFF sang ON của Q3. Vì vậy có một khoảng thời gian khoảng vài ns mà hai transistor cùng dẫn tạo ra một dòng điện tương đối lớn (khoảng 30 đến 40mA) rút từ nguồn cung cấp 5V.

5.3.5 Các loại TTL

TTL loại tiêu chuẩn 74 lúc đầu đã được phát triển thành một số loại TTL khác. Và chúng được sử dụng nhiều trong mạch tích hợp cỡ nhỏ (SSI) như cổng logic và Flip-Flop, và trong các mạch tích hợp cỡ trung bình (MSI) như mạch đếm, thanh ghi, mạch đa hợp, mạch mã hóa và giải mã và các chức năng logic khác.

TTL chuẩn, 74XX

TTL chuẩn 74XX là loại TTL ra đời đầu tiên, loại này ngày nay vẫn còn được sử dụng. Nhưng trong các thiết kế mới nó không còn được ưu tiên vì nó không đáp ứng tốt nhất về mặt giá thành.

TTL Schottky, 74SXX

TTL chuẩn 74XX hoạt động sử dụng trạng thái bão hòa của các transistor trong mạch. Hoạt động với trạng thái bão hòa là nguyên nhân gây ra thời gian trì hoãn khi transistor chuyển từ trạng thái ON đến OFF nên tốc độ chuyển mạch của mạch logic bị giới hạn.

TTL loại 74SXX làm giảm thời gian trì hoãn bằng cách không cho phép transistor bão hòa sâu. Để thực hiện người ta sử dụng diode schottky nối giữa cực B và C của mỗi transistor như trong hình 5.18. Diode schottky có điện áp

phân cực thuận khoảng 0,25V, khi transistor dẫn bão hòa diode sẽ dẫn dòng điện từ cực B sang cực C, khi đó sẽ làm giảm dòng phân cực cực B transistor dẫn đến thời gian tắt của transistor sẽ nhanh hơn.



Hình 5.18 Sơ đồ kết nối transistor với diode schottky



Hình 5.19 Sơ đồ mạch cổng NAND TTL schottky

Cũng theo như trong hình 5.18 thì transistor kết hợp với diode schottky được ký hiệu như là một transistor schottky. Ký hiệu này được sử dụng cho tất cả các transistor trong sơ đồ mạch cổng NAND như trong hình 5.19. Cổng NAND 74S00 có thời gian trì hoãn khoảng 3ns nhanh gấp sáu lần cổng NAND 7400. Lưu ý các đode D1 và D2 là các diode bảo vệ khi điện áp ngõ vào âm.

Mạch điện hình 5.19 cũng được sử dụng điện trở nhỏ hơn giúp để tăng tốc độ chuyển mạch. Công suất tiêu tán trung bình của mạch TTL schottky khoảng 20mW, tăng khoảng hai lần so với loại 74XX chuẩn. Mạch điện của 74SXX sử dụng cặp transistor ghép Darlington (Q3 và Q4) để làm giảm thời gian chuyển mạch từ mức thấp lên mức cao khi transistor chuyển từ OFF sang ON.

TTL Schottky công suất thấp, 74LSXX

TTL loại 74LSXX là loại công suất thấp, tốc độ chậm. Nó cũng sử dụng transistor schottky nhưng các điện trở có giá trị lớn hơn. Giá trị điện trở lớn làm giảm công suất tiêu thụ nhưng thời gian chuyển mạch cũng cần nhiều hơn. Một cổng NAND 74LS00 có thời gian trì hoãn là 9,5ns và công suất tiêu tán là 2mW.

TTL Schottky cải tiến, 74ASXX

Trong quá trình cải tiến thiết kế mạch tích hợp người ta tạo ra hai loại TTL mới: 74ASXX và 74ALSXX. 74ASXX là loại cải tiến từ 74SXX về mặt công suất tiêu thụ. 74ASXX là loại TTL nhanh nhất và công suất tiêu tán thấp hơn so với 74SXX. 74ASXX cũng có một số cải tiến khác như dòng điện yêu cầu ở ngõ vào (I_{IL}, I_{IH}) thấp hơn, do đó hệ số tải lớn hơn so với 74SXX.

Bảng 5.2 Thời gian trì hoãn và công suất tiêu tán của các loại TTL

	74S	**74AS**	**74LS**	**74ALS**
Thời gian trì hoãn	3ns	1,7ns	9,5ns	4ns
Công suất tiêu tán	20mW	8mW	2mW	1,2mW

TTL Schottky cải tiến công suất thấp, 74ALSXX

Đây là loại TTL được cải tiến từ loại 74LSXX về cả hai mặt tốc độ chuyển mạch và công suất tiêu tán. Theo bảng 5.2 thì 74ALSXX có công suất tiêu tán nhỏ nhất trong tất cả các loại TTL.

TTL nhanh, 74FXX

Đây là loại TTL sử dụng công nghệ tích hợp mới làm giảm điện dung ký sinh để giảm được thời gian trì hoãn. Một cổng NAND 74F00 có thời gian trì hoãn trung bình là 3ns và công suất tiêu thụ khoảng 6mW

So sánh đặc tính của các loại TTL

Giá trị điển hình của một số đặc tính quan trọng của mỗi loại TTL được trình bày trong bảng 5.3. Đây là các thông số lấy từ cổng NAND của mỗi loại, tần số xung clock tối đa là tần số tối đa có thể được sử dụng để đảo trạng thái Flip-Flop JK.

Bảng 5.3 Các thông số của họ TTL

	74	74S	74LS	74AS	74ALS	74F
Performance ratings						
Trì hoãn truyền (ns)	9	3	9,5	1,7	4	3
Công suất tiêu tán (mW)	10	20	2	8	1,2	6
Tần số tối đa (MHz)	35	125	45	200	70	100
Hệ số tải (cùng loại)	10	20	20	40	20	33
Thông số điện áp						
V_{OH}(min)	2,4	2,7	2,7	2,5	2,5	2,5
V_{OL}(max)	0,4	0,5	0,5	0,5	0,5	0,5
V_{IH}(min)	2,0	2,0	2,0	2,0	2,0	2,0
V_{IL}(max)	0,8	0,8	0,8	0,8	0,8	0,8

Ví dụ 5.2: Sử dụng bảng 5.3, hãy tính lề nhiễu dc cho loại IC 74LSXX. So sánh lề nhiễu của loại IC 74LSXX với lề nhiễu của TTL chuẩn 74XX.

Giải:

74LSXX	**74XX**
$V_{NH} = V_{OH}(min) - V_{IH}(min)$	$V_{NH} = V_{OH}(min) - V_{IH}(min)$
$= 2,7V – 2V = 0,7V$	$= 2,4V – 2V = 0,4V$
$V_{NL} = V_{IL}(max) – V_{OL}(max)$	$V_{NL} = V_{IL}(max) – V_{OL}(max)$
$= 0,8V – 0,5V = 0,3V$	$= 0,8V – 0,4V = 0,4V$

Ví dụ 5.3: Cho ngõ ra của một cổng NAND 74ALS00 thúc các ngõ vào 74ALS00. Số ngõ vào tối đa là bao nhiêu mà ngõ ra có thể thúc được.

Giải:

Trước tiên chúng ta xét mức thấp và tra cứu datasheet của IC 74ALS00 tìm được

$$I_{OL}(\max) = 8mA$$

$$I_{IL}(\max) = 0,1mA$$

Điều này có nghĩa là ngõ ra của 74ALS00 có thể rút dòng tối đa là 8mA và mỗi ngõ vào IC 74ALS00 có thể cung cấp dòng tối đa là 0,1mA đến ngõ ra. Vì vậy số lượng ngõ vào có thể thúc được ở mức thấp là:

$$Fan - out(LOW) = \frac{I_{OL}(\max)}{I_{IL}(max)} = \frac{8mA}{0,1mA} = 80$$



Hình 5.20 Sơ đồ kết nối họ 74ALS thúc 74ALS

Lưu ý dòng điện I_{IL} giá trị là - 0,1mA, dấu (-) được sử dụng để chỉ chiều dòng điện đi ra tại chân IC, trong trường hợp này chúng ta có thể bỏ qua dấu (-) này.

Đối với trường hợp ngõ ra mức cao thì cũng phân tích tương tự, tra cứu datasheet để tìm các giá trị I_{OH} và I_{IH}, tương tự cũng bỏ qua dấu (-).

$$I_{OH}(\max) = 0,4mA = 400\mu A$$

$$I_{IH}(\max) = 20\mu A$$

Vì vậy số lượng ngõ vào có thể thúc được ở mức cao là:

$$Fan-out(HIGH) = \frac{I_{OH}(\max)}{I_{IH}(max)} = \frac{400\mu A}{20\mu A} = 20$$

Nếu Fan-out(LOW) và Fan-out(HIGH) không giống nhau thì Fan-out được chọn bằng giá trị nhỏ hơn trong hai giá trị đó. Vì vậy ngõ ra của cổng NAND 74ALS00 thúc được 20 ngõ vào của các cổng NAND 74ALS00.

Trong các thiết bị trước đây người ta thường sử dụng các IC cùng họ và cùng loại. Trong các hệ thống số ngày nay, có sự kết hợp sử dụng nhiều họ và nhiều loại IC khác nhau. Do đó tải và fan-out phải được tính toán không giống như trường hợp cùng loại IC. Phương pháp để xác định tải của một ngõ ra số theo các bước sau:

1. Tính tổng tất cả các dòng điện I_{IH} của các ngõ vào được nối đến ngõ ra. Tổng này phải nhỏ hơn dòng I_{OH} của ngõ ra.
2. Tính tổng tất cả các dòng điện I_{IL} của các ngõ vào được nối đến ngõ ra. Tổng này phải nhỏ hơn dòng I_{OL} của ngõ ra.

Các thông số giới hạn của các dòng điện ngõ vào và ngõ ra của các loại IC họ TTL được trình bày trong bảng 5.4. Lưu ý có một số dòng điện mang giá trị âm để xác định chiều dòng điện chạy vào hay chạy ra từ chân IC. Giá trị dương để chỉ hướng dòng điện chạy vào chân IC bất kể ngõ vào hay ngõ ra. Giá trị âm để chỉ dòng điện chạy ra khỏi chân IC.

Bảng 5.4 Các giá trị dòng điện vào và ra của các loại TTL

	Outputs		Inputs	
TTL Series	I_{OH}	I_{OL}	I_{IH}	I_{IL}
74	−0.4 mA	16 mA	40 μA	−1.6 mA
74S	−1 mA	20 mA	50 μA	−2 mA
74LS	−0.4 mA	8 mA	20 μA	−0.4 mA
74AS	−2 mA	20 mA	20 μA	−0.5 mA
74ALS	−0.4 mA	8 mA	20 μA	−0.1 mA
74F	−1 mA	20 mA	20 μA	−0.6 mA

Ví dụ 5.4: Ngõ ra của một cổng NAND 74ALS00 có thể thúc được ba ngõ vào cổng logic 74SXX và một ngõ vào IC 7406 không?

Giải:

1. Tổng các dòng điện ngõ vào I_{IH} là:

$$I_{IH}(total) = 3.(I_{IH}\ 74S) + 1.(I_{IH}\ 74)$$

$$I_{IH}(total) = 3.(50\ \mu A) + 1.(40\ \mu A) = 190\ \mu A$$

Dòng điện I_{OH} ngõ ra của 74ALS00 tối đa là 400 μA lớn hơn tổng dòng điện tải 190 μA. Do đó, ngõ ra mức cao hoạt động tốt.

2. Tổng các dòng điện ngõ vào I_{IL} là:

$$I_{IL}(total) = 3.(I_{IL}\ 74S) + 1.(I_{IL}\ 74)$$

$$I_{IH}(total) = 3.(2\ mA) + 1.(1{,}6\ mA) = 7{,}6\ mA$$

Dòng điện I_{OL} ngõ ra của 74ALS00 có thể rút dòng tối đa là 8 mA lớn hơn tổng dòng điện tải 7,6 mA. Do đó, ngõ ra mức thấp hoạt động tốt.

Ví dụ 5.5: Ngõ ra của cổng NAND 74ALS00 trong ví dụ 5.4 cần thúc thêm một số ngõ vào cổng NAND 74ALS00. Vậy số ngõ vào có thể thúc được là bao nhiêu mà không bị quá tải?

Giải:

Từ ví dụ 5.4 chúng ta có thể nhận thấy ở mức thấp gần quá tải hơn so với mức cao. Ngõ vào 74ALS00 có I_{IL} = 0,1 mA. Ngõ ra 74ALS00 có thể rút dòng tối đa là 8 mA và dòng tải hiện tại là 7,6 mA.

Dòng điện ngõ ra còn lại có thể thúc được là: 8mA – 7,6mA = 0,4 mA

Như vậy ngõ ra 74ALS00 có thể thúc được thêm 4 ngõ vào 74ALS00.

Ví dụ 5.6: Ngõ ra của cổng đảo 74AS04 cung cấp tín hiệu CLR cho các Flip-Flop D 74AS74. Xác định số lượng ngõ vào CLR của Flip-Flop mà ngõ ra cổng đảo có thể thúc được.

Giải:

Tra cứu datasheet IC 74AS74 thì ngõ vào D và xung CLK có thông số giống như trong bảng 5.4. Tuy nhiên, ngõ vào PRE và CLR có giá trị I_{IH} = 40 μA và I_{IL} = 1,8 mA. Ngõ ra của 74AS04 có I_{OH} = 2 mA và I_{OL} = 20mA.

Số lượng ngõ vào tối đa (mức cao) = 2mA/40μA = 50

Số lượng ngõ vào tối đa (mức thấp) = 20mA/1,8mA = 11,11

Như vậy Fan-out phải được giới hạn là 11 ngõ vào CLR.

5.3.6 Một số đặc tính khác của họ TTL

Các ngõ vào thả nổi (Floating)

Bất kỳ một ngõ vào nào của mạch TTL không được kết nối (open) thì được xem như cho vào mức logic 1 vì các ngõ vào này chính là cực E của trasistor BJT NPN. Như vậy, khi không cho mức logic vào cực E thì transistor không dẫn cũng giống như cho mức logic 1 vào thì transistor cũng không dẫn.

Điều này có nghĩa là bất kỳ IC nào thuộc họ TTL thì tất cả các ngõ vào đều bằng logic 1 khi không được kết nối tín hiệu hoặc GND. Khi ngõ vào không được kết nối người ta gọi đó là ngõ vào được thả nổi (Floating).

Các ngõ vào không sử dụng

Thông thường không phải tất cả các ngõ vào của IC đều được sử dụng hết trong một ứng dụng nào đó. Ví dụ như chúng ta cần thực hiện chức năng logic là $\overline{A.B}$ mà chúng ta sử dụng IC cổng NAND 3 ngõ vào. Phương pháp thực hiện được trình bày như trong hình 5.21



Hình 5.21 Ba cách kết nối các ngõ vào không sử dụng

Trong hình 5.21(a), không kết nối ngõ vào không sử dụng, có nghĩa là ngõ vào không sử dụng có mức logic 1. Ngõ ra cổng logic là x = $\overline{A.B.1}$= $\overline{A.B}$, và đây là kết quả mong muốn. Mặc dù đúng về mặt logic, nhưng ngõ vào không kết nối này nó có thể hoạt động như một antena thu các tín hiệu nhiễu làm cho mạch hoạt động không ổn định. Một cách thực hiện tốt hơn như trong hình 5.21(b), ngõ vào không sử dụng được nối lên nguồn 5V thông qua điện trở 1K, như vậy được xem như là mức logic 1. Trong mạch nếu có nhiều ngõ vào không sử dụng thì có thể sử dụng chung điện trở này.

Cách thực hiện thứ ba được trình bày như trong hình 5.21(c), ở đây ngõ vào không sử dụng được nối chung với ngõ vào sử dụng. Cách thực hiện này vẫn đảm bảo hoạt động về mặt logic nhưng ảnh hưởng đến hệ số tải, nhưng cách này có thể thực hiện cho bất kỳ cổng logic nào. Đối với phương pháp kết nối lên nguồn 5V thì không thể sử dụng đối với cổng OR và NOR vì khi nối lên nguồn 5V thì ngõ ra cổng OR luôn có mức logic 1 và ngõ ra cổng NOR luôn có mức logic 0. Các ngõ vào không sử dụng của cổng OR và NOR phải nối xuống 0V.

Các ngõ vào nối chung

Khi hai hay nhiều hơn các ngõ vào nối chung với nhau để tạo thành một ngõ vào chung như trong hình 5.21(c). Ngõ vào chung sẽ là tải có dòng điện là tổng dòng điện của các ngõ vào ngoại trừ cổng AND và NAND thì tải ngõ vào mức thấp cũng giống như chỉ có một ngõ vào bất chấp có bao nhiêu ngõ vào được nối chung với nhau.

Ví dụ như mỗi ngõ vào của cổng NAND 3 ngõ vào như trong hình 5.21(c) có I_{IL} = 0,5 mA và I_{IH} = 20 μA. Ngõ vào nối chung B có dòng điện ngõ vào ở mức cao là 40 μA nhưng dòng ngõ vào ở mức thấp chỉ 0,5 mA. Nếu đây là cổng OR hoặc NOR thì ngõ vào nối chung B có dòng điện ngõ vào ở mức cao là 40 μA và dòng ngõ vào ở mức thấp là 1mA.

Nguyên nhân của đặc tính này có thể thấy được từ sơ đồ mạch cổng NAND TTL trong hình 5.13 và sơ đồ tương đương transistor nhiều cực phát (hình 5.14). Dòng điện I_{IL} bị giới hạn bởi R_1. Thậm chí cả A và B cùng nối xuống 0 V thì dòng điện cũng không thay đổi, nó sẽ chia dòng điện thành hai nhánh song song qua diode D_2 và D_3. Đối với cổng OR và NOR thì không xảy ra trường hợp này vì nó không sử dụng trasistor nhiều cực phát mà nó sử dụng các transistor tách biệt cho mỗi ngõ vào như trong hình 5.15.

Ví dụ 5.7: Xác định dòng điện tải của ngõ ra X trong hình 5.22. Giả sử ngõ vào là của IC 74LSXX có I_{IH} = 20 μA và I_{IL} = 0.4 mA.

Giải:



Hình 5.22 Giao tiếp các cổng logic

Ngõ ra của cổng NAND 1 phải gánh 6 ngõ vào tải 74LSXX khi ở mức cao và 5 ngõ vào tải 74LSXX khi ở mức thấp vì cổng NAND 2 chỉ tương đương 1 ngõ vào khi ở mức thấp.

Tải của ngõ ra cổng NAND 1			
HIGH		**LOW**	
Cổng	Dòng điện	**Cổng**	Dòng điện
2	40μA	**2**	0,4mA
3	20μA	**3**	0,4mA
4	60μA	**4**	1,2mA
Tổng	120μA	**Tổng**	2,0mA

5.3.7 Công nghệ MOS

Công nghệ MOS (Metal-Oxide-Semiconductor) là công nghệ tích hợp IC sử dụng transistor hiệu ứng trường MOSFET. Hầu hết các IC số công nghệ MOS có cấu trúc từ những MOSFET mà không có linh kiện khác.

Ưu điểm của MOSFET là đơn giản khi chế tạo, giá thành cũng không cao, kích thước nhỏ và công suất tiêu thụ nhỏ. Độ phức tạp khi chế tạo các IC công nghệ MOS chỉ bằng 1/3 so với chế tạo các IC theo công nghệ lưỡng cực (TTL, ECL, …). Hơn thế nữa, các MOSFET chiếm ít không gian trong chip hơn so với transistor lưỡng cực. Điều quan trọng là các IC số công nghệ MOS không sử dụng điện trở tích hợp trong IC.

Với công nghệ MOS thì số mạch điện tích hợp trong một chip cao hơn nhiều so với công nghệ lưỡng cực. Nó thường được tích hợp với quy mô cỡ lớn (LSI) và rất lớn (VLSI). Với mật độ tích hợp cao cho nên thích hợp để sản xuất các IC phức tạp như vi xử lý và các chip nhớ. Và sự cải tiến trong công nghệ tích hợp IC làm cho tốc độ của các IC công nghệ MOS nhanh hơn so với các loại 74XX, 74LSXX và 74ALSXX. Nhưng các IC họ TTL loại 74ASXX vẫn là loại IC nhanh nhất, trên cả các IC CMOS, nhưng giá thành và công suất tiêu tán cao hơn.

Một nhược điểm cơ bản của công nghệ MOS là chip có khả năng bị hỏng do tĩnh điện. Mặc dù vấn đề này cũng được giảm thiểu bằng các biện pháp xử lý, TTL vẫn bền hơn trong các thử nghiệm. Do đó, TTL vẫn được sử dụng rộng rãi hơn trong một thời gian dài.

Transistor MOSFET

Hai loại transistor MOSFET kênh N và kênh P được trình bày như trong hình 5.23



Hình 5.23 Sơ đồ ký hiệu của MOSFET kênh N và kênh P

Các trạng thái chuyển mạch của MOSFET kênh N được trình bày như trong hình 5.24. Đối với MOSFET kênh N thì cực D luôn luôn được nối lên nguồn dương, cực G và S là ngõ vào cấp điện áp phân cực V_{GS} sử dụng để điều khiển điện trở giữa cực D và S để thiết lập trạng thái ON và OFF.

Khi V_{GS} = 0 V, không có kênh dẫn giữa cực D và S, transistor ở trạng thái OFF. Điện trở giữa cực D và S ở trạng thái OFF tương đương 10^{10} Ω, đây là trạng thái hở mạch. MOSFET có trạng thái OFF khi V_{GS} bằng 0 V hoặc âm. Khi V_{GS} được phân cực dương, ngưỡng điện áp là V_T, thì MOSFET bắt đầu dẫn dòng điện từ cực D xuống cực S. Thông thường điện áp V_T = +1,5V đối với MOSFET kênh N, và bất kỳ điện áp V_{GS} nào lớn hơn hoặc bằng 1,5V cũng sẽ làm MOSFET dẫn. Nói chung, để MOSFET ở trạng thái ON thì phải cung cấp điện áp V_{GS} lớn hơn V_T. Theo như trong hình 5.24, khi V_{GS} = +5V thì điện trở giữa cực D và S giảm xuống còn R_{ON} = 1000 Ω.

Như vậy, transistor MOSFET kênh N có điện trở giữa cực D và S chuyển từ giá trị rất cao sang giá trị rất thấp khi điện áp cực G thay đổi từ điện áp mức LOW sang điện áp mức HIGH. Do đó, transistor MOSFET kênh N có thể dễ dàng sử dụng như một chuyển mạch ON/OFF được trình bày như trong hình 5.24(c).

Các trạng thái chuyển mạch của MOSFET kênh P được trình bày như trong hình 5.25. Hoạt động của MOSFET kênh P cũng giống như MOSFET kênh N ngoại trừ phải đổi cực tính nguồn cung cấp. Đối với MOSFET kênh P thì cực S luôn luôn được nối lên nguồn dương, cực G và S là ngõ vào cấp điện áp phân cực V_{GS} sử dụng để điều khiển điện trở giữa cực S và D để thiết lập trạng thái ON và OFF. Để MOSFET kênh P ở trạng thái ON thì phải đặt vào điện áp V_G thấp hơn hoặc bằng V_S một khoảng V_T (tức là V_{GS} phải âm).

Khi điện áp cực G là 5V so với mass, tức là $V_G = V_S$, thì MOSFET ở trạng thái OFF nên điện trở giữa cực S và D rất lớn. Khi điện áp V_{GS} = -5V (tương ứng V_G = 0V) thì MOSFET ở trạng thái ON, lúc này điện trở giữa cực S và D rất nhỏ. Do đó, transistor MOSFET kênh P có thể dễ dàng sử dụng như một chuyển mạch ON/OFF được trình bày như trong hình 5.25(c).



Hình 5.24 Hai trạng thái hoạt động của MOSFET kênh N



Hình 5.25 Hai trạng thái hoạt động của MOSFET kênh P

5.3.8 CỔNG LOGIC CMOS (Complementary MOS)

Các mạch logic P-MOS và N-MOS sử dụng ít linh kiện hơn so với mạch logic TTL. Nó được tích hợp với quy mô cỡ lớn (LSI) và rất lớn (VLSI) trong những thập niên 1970 và 1980. Cũng trong thời gian này người ta cũng bắt đầu sử dụng một công nghệ mới sử dụng cả transistor N-MOS và transistor P-MOS trong cùng một mạch logic. Đó là công nghệ CMOS. Mạch logic CMOS cũng dễ dàng tích hợp tương tự như N-MOS và P-MOS nhưng chúng lại nhanh hơn và tiêu tốn ít năng lượng hơn, và đến ngày nay nó vẫn còn được sử dụng.

Cổng đảo CMOS

Mạch điện của cổng đảo CMOS được trình bày như trong hình 5.26. Cổng đảo CMOS bao gồm hai MOSFET mắc nối tiếp nhau, MOSFET kênh P có cực S được nối lên nguồn $+V_{DD}$, MOSFET kênh N có cực S được nối với GND và hai cực G nối chung chính là ngõ vào của cổng logic. Cực D của hai MOSFET nối chung với nhau và đây chính là ngõ ra của cổng logic.



Hình 5.26 Sơ đồ mạch cổng đảo công nghệ CMOS

Mức logic ngõ vào là $+V_{DD}$ cho mức logic 1 và 0 V cho mức logic 0. Khi ngõ vào A là $+V_{DD}$ vì vậy Q1 (kênh P) có $V_{GS} = 0$ V nên Q1 sẽ OFF với $R_{OFF} \approx 10^{10}\ \Omega$, và Q2 (kênh N) có $V_{GS} = 5$ V nên Q2 sẽ ON với $R_{ON} \approx 1K\Omega$. Điện áp phân áp trên R_{OFF} rất lớn và R_{ON} nhỏ nên điện áp ngõ ra Y bằng điện áp trên R_{ON} và gần bằng 0 V(logic 0).

Khi ngõ vào A là 0 V thì Q1 (kênh P) có $V_{GS} = -V_{DD}$ nên Q1 sẽ ON với $R_{ON} \approx 1K\Omega$, và Q2 (kênh N) có $V_{GS} = 0V$ nên Q2 sẽ OFF với $R_{OFF} \approx 10^{10}\Omega$. Điện áp phân áp trên R_{ON} nhỏ và R_{OFF} rất lớn nên điện áp ngõ ra Y bằng điện áp trên R_{OFF} và gần bằng $+V_{DD}$ (logic 1).

Bảng trạng thái hoạt động

A	Q1	Q2	Y
Logic 0 (0V)	ON	OFF	Logic 1
Logic 1 (5V)	OFF	ON	Logic 0

Cổng NAND CMOS

Sơ đồ mạch logic cổng NAND CMOS được hình thành bằng cách thêm vào mạch cổng đảo một MOSFET kênh P mắc song song với MOSFET kênh P và thêm một MOSFET kênh N mắc nối tiếp với MOSFET kênh N như trong hình 5.27. Để phân tích mạch này chúng ta cần phải biết rằng nếu ngõ vào là 0 V thì các MOSFET kênh P ở trạng thái ON, các MOSFET kênh N ở trạng thái OFF và, ngược lại, nếu ngõ vào là $+V_{DD}$ thì các MOSFET kênh P ở trạng thái OFF, các MOSFET kênh N ở trạng thái ON. Vì thế, chúng ta có thể thấy rằng ngõ ra chỉ ở mức thấp khi cả hai ngõ vào A và B đều ở mức cao để cho cả hai MOSFET kênh N đều ở trạng thái ON. Còn tất cả các trường hợp còn lại thì ít nhất một MOSFET kênh P ở trạng thái ON và một MOSFET kênh N ở trạng thái OFF nên ngõ ra có mức logic cao.



Hình 5.27 Sơ đồ mạch cổng NAND công nghệ CMOS

Bảng trạng thái hoạt động

A	B	Q1	Q2	Q3	Q4	Y
0	**0**	ON	ON	OFF	OFF	**1**
0	**1**	ON	OFF	OFF	ON	**1**
1	**0**	OFF	ON	ON	OFF	**1**
1	**1**	OFF	OFF	ON	ON	**0**

Cổng NOR CMOS

Sơ đồ mạch logic cổng NOR CMOS được hình thành bằng cách thêm vào mạch cổng đảo một MOSFET kênh P mắc nối tiếp với MOSFET kênh P và thêm một MOSFET kênh N mắc song song với MOSFET kênh N như trong hình 5.28. Một lần nữa, chúng ta có thể thấy rằng ngõ ra chỉ ở mức cao khi cả hai ngõ vào A và B đều ở mức thấp để cho cả hai MOSFET kênh P đều ở trạng thái ON và cả hai MOSFET kênh N ở trạng thái OFF. Còn tất cả các trường hợp còn lại thì ít nhất một MOSFET kênh N ở trạng thái ON và một MOSFET kênh P ở trạng thái OFF nên ngõ ra có mức logic thấp.



Hình 5.28 Sơ đồ mạch cổng NOR công nghệ CMOS

Bảng trạng thái hoạt động

A	B	Q1	Q2	Q3	Q4	Y
0	**0**	ON	ON	OFF	OFF	**1**
0	**1**	ON	OFF	OFF	ON	**0**
1	**0**	OFF	ON	ON	OFF	**0**
1	**1**	OFF	OFF	ON	ON	**0**

CÁC LOẠI CMOS

Họ IC CMOS có tất cả các IC chức năng logic giống như họ IC TTL; ngoài ra, họ CMOS còn có một số IC chức năng đặc biệt khác mà họ TTL không có. Các nhà sản xuất luôn tìm phương pháp cải thiện một số đặc tính của họ CMOS và qua một thời gian dài đã tạo ra các loại IC CMOS khác nhau.

CMOS loại 4000/14000

Đây là các loại CMOS ra đời đầu tiên, loại 4000 do công ty RCA sản xuất và loại 14000 do công ty Motorola sản suất. Các IC 4000/14000 có công suất tiêu tán thấp và có thể hoạt động với điện áp nguồn từ 3V đến 15V. Nếu so sánh với TTL và các loại CMOS khác thì đây là loại CMOS có tốc độ rất thấp và dòng ngõ ra cũng rất thấp. Loại CMOS này không tương thích với TTL và không được sử dụng trong các thiết kế mới ngoại trừ một số IC có chức năng đặc biệt mà các họ IC khác không có.

CMOS tốc độ cao 74HC/74HCT (High-Speed CMOS)

Loại IC 74HC có tốc độ chuyển mạch tăng gấp 10 lần so với IC loại 74LS, và dòng điện ngõ ra cao hơn so với các IC CMOS loại 4000. Loại 74HC/HCT có sơ đồ chân và chức năng tương tự như các IC TTL và mã số chức năng cũng giống nhau. 74HCT có đặc tính điện tương thích với TTL nhưng 74HC thì không tương thích. Điều này có nghĩa là, ví dụ như IC cổng đảo 74HCT04 có thể thay thế cho IC cổng đảo 74LS04 và ngược lại. Như vậy IC 74HCT có thể kết nối trực tiếp với bất kỳ IC TTL nào.

CMOS cải tiến 74AC/ACT (Advanced CMOS)

Loại CMOS này có chức năng tương đương với các loại TTL nhưng sơ đồ chân không tương thích với TTL bởi vì vị trí chân của 74AC và 74ACT được chọn để cải thiện khả năng chống nhiễu. Vì vậy, các ngõ vào có độ nhạy thấp khi xảy ra những thay đổi tín hiệu trên các chân khác của IC. 74AC có đặc tính điện không tương thích với TTL, còn 74ACT thì có thể kết nối trực tiếp với TTL. Loại CMOS cải tiến này có nhiều ưu điểm hơn loại 74HC như

chống nhiễu tốt hơn, thời gian trì hoãn truyền thấp và tần số hoạt động tối đa cao.

Mã số chức năng IC của loại CMOS cải tiến có sự khác biệt so với TTL, 74C và 74HC/74HCT. Nó sử dụng 5 ký số bắt đầu là 11, một số mã số IC như sau:

74AC11004 ≡ 74HC04

74ACT11293 ≡ 74HCT293

CMOS tốc độ cao cải tiến 74AHC/74AHCT (Advanced High-Speed CMOS)

Đây là loại CMOS cải tiến trong phương pháp thiết kế chip từ loại 74HC để có tốc độ nhanh hơn, công suất tiêu tán thấp hơn. Các IC 74AHC và 74AHCT có tốc độ nhanh gấp 3 lần và có thể sử dụng thay thế cho loại 74HC. Loại này cũng có khả năng chống nhiễu giống như 74HC và có hệ số tải cao hơn 74HC khi hoạt động cùng một tốc độ.

BiCMOS 5V Logic

Các nhà sản xuất IC đã phát triển một loại IC số kết hợp các đặc tính tốt nhất của transistor lưỡng cực và CMOS được gọi là BiCMOS logic. Đặc tính công suất thấp của CMOS và đặc tính tốc độ cao của mạch transistor lưỡng cực được tích hợp để tạo ra loại logic IC công suất thấp và tốc độ cao. Loại IC BiCMOS không được tích hợp cho các chức năng tương ứng với mật độ tích hợp SSI và MSI mà nó được tích hợp một số chức năng giới hạn sử dụng cho vi xử lý và giao tiếp bus như là các IC chốt, đệm, thúc và truyền nhận dữ liệu. Loại IC 74BCT (BiCMOS giao tiếp bus) giảm 75% công suất tiêu thụ so với loại 74F trong khi vẫn có thể hoạt động với tốc độ và hệ số tải ngang bằng với loại 74F. Một số IC của loại này có chân tương thích với TTL chuẩn và hoạt động với mức logic chuẩn 5V.

Điện áp nguồn cung cấp

Loại IC 4000/14000 và 74C hoạt động với nguồn cung cấp V_{DD} thay đổi từ 3 đến 15 V. Các loại IC này có thể sử dụng trong các mạch điện áp thấp sử dụng nguồn pin, nguồn cung cấp chuẩn vẫn là 5V, và trong môi trường có mức nhiễu cao thì cũng sử dụng được với nguồn cung cấp lớn hơn để đạt lề nhiễu theo yêu cầu. Các loại CMOS 74HC/HCT, 74AC/ACT và 74AHC/AHCT hoạt động với nguồn cung cấp trong phạm vi hẹp hơn thông thường là từ 2V đến 6V.

Họ CMOS cũng có các loại IC hoạt động với nguồn điện áp thấp (ví dụ như 2,5V hoặc 3,3V). Khi các IC hoạt động với các nguồn cung cấp khác nhau trong cùng một hệ thống số cần phải thực hiện thêm các mạch giao tiếp đặc biệt (sẽ được trình bày trong phần sau).

Điện áp các mức logic

Bảng 5.5 Các mức điện áp ngõ vào và ngõ ra (đơn vị Volt) với $V_{DD} = V_{CC} = 5V$

Thông số	CMOS						
	4000B	**74 HC**	**74 HCT**	**74 AC**	**74 ACT**	**74 AHC**	**74 AHCT**
V_{IH}(min)	3.5	3.5	2.0	3.5	2.0	3.85	2.0
V_{IL}(max)	1.5	1.0	0.8	1.5	0.8	1.65	0.8
V_{OH}(min)	4.95	4.9	4.9	4.9	4.9	4.4	3.15
V_{OL}(max)	0.05	0.1	0.1	0.1	0.1	0.44	0.1
V_{NH}	1.45	1.4	2.9	1.4	2.9	0.55	1.15
V_{NL}	1.45	0.9	0.7	1.4	0.7	1.21	0.7

Thông số	TTL			
	74	**74LS**	**74AS**	**74ALS**
V_{IH}(min)	2.0	2.0	2.0	2.0
V_{IL}(max)	0.8	0.8	0.8	0.8
V_{OH}(min)	2.4	2.7	2.7	2.5
V_{OL}(max)	0.4	0.5	0.5	0.5
V_{NH}	0.4	0.7	0.7	0.7
V_{NL}	0.4	0.3	0.3	0.4

Mức điện áp ngõ vào và ngõ ra sẽ khác nhau đối với từng loại CMOS. Các giá trị điện áp này cho các loại CMOS khác nhau và so sánh với các loại TTL được liệt kê trong bảng 5.5. Các giá trị liệt kê trong bảng tương ứng các loại IC được cung cấp nguồn 5 V và các ngõ ra thúc các ngõ vào cùng loại.

Theo bảng 5.5 chúng ta có thể nhận thấy được V_{OL} của CMOS thì gần bằng 0 V và V_{OH} của CMOS thì gần bằng 5 V. Điều này cũng dễ hiểu và ngõ ra của CMOS không cung cấp hay rút dòng điện lớn khi thúc các ngõ vào CMOS có trở kháng cực cao ($10^{12}\,\Omega$). Cũng lưu ý rằng, ngoại trừ 74HCT và 74ACT, thì các mức điện áp yêu cầu cho ngõ vào của CMOS luôn cao hơn so với TTL. Loại 74HCT và 74ACT được thiết kế đặc tính điện tương thích với họ TTL, nên nó phải chấp nhận các mức điện áp ngõ vào giống với TTL.

Lề nhiễu

Lề nhiễu của mỗi loại IC trong bảng 5.5 được tính theo công thức:

$$V_{NH} = V_{OH}(min) - V_{IH}(min)$$

$$V_{NL} = V_{IL}(max) - V_{OL}(max)$$

Nhìn tổng thể thì họ CMOS có lề nhiễu cao hơn so với TTL. Lề nhiễu sẽ lớn hơn khi CMOS được cung cấp nguồn lớn hơn 5 V.

Công suất tiêu tán

Khi mạch logic CMOS ở trạng thái tĩnh (không chuyển trạng thái), thì công suất tiêu thụ của nó cực kỳ thấp. Bất chấp trạng thái của ngõ ra là mức cao hay thấp thì nó vẫn có điện trở rất lớn nối từ nguồn xuống mass, vì từ nguồn xuống mass luôn có một MOSFET ở trạng thái OFF. Kết quả là công suất tiêu tán điển hình cho các loại CMOS là 2,5 nW cho một cổng khi nguồn cung cấp là 5 V và thậm chí nguồn cung cấp là 10 V thì công suất tiêu tán cũng chỉ khoảng 10 nW. Với công suất tiêu tán như vậy thì CMOS rất lý tưởng để sử dụng trong các ứng dụng với nguồn cung cấp từ pin.

Công suất tiêu tán của các IC CMOS là rất thấp khi sử dụng với nguồn DC. Nhưng công suất tiêu tán sẽ tăng khi tần số chuyển mạch tăng. Ví dụ như một cổng NAND CMOS có công suất tiêu tán là 10 nW với trạng thái chuyển mạch cố định, nhưng nó sẽ có công suất tiêu tán là 0,1 mW khi hoạt động với tần số 100 kHz và 1 mW với tần số 1 MHz. Lý do tại sao khi tần số hoạt động tăng thì công suất tiêu tán tăng được giải thích như trong hình 5.29.

Mỗi tần ngõ ra CMOS chuyển từ mức thấp lên mức cao, dòng điện quá độ từ nguồn cung cấp nạp vào tụ ký sinh của tải. Tụ điện này là kết hợp giữa tụ ký sinh của các ngõ vào tải và tụ ký sinh tại ngõ ra. Có một dòng điện đỉnh rất hẹp được cung cấp từ nguồn V_{DD} khoảng 5 mA trong khoảng thời gian từ 20 ns đến 30 ns. Khi tần số chuyển mạch tăng thì sẽ có nhiều hơn các đỉnh dòng điện này trong 1 s và dòng điện trung bình bị rút từ nguồn V_{DD} vì thế cũng gia tăng theo. Thậm chí với tụ ký sinh của tải rất nhỏ thì cũng xảy ra hiện tượng tương tự khi ngõ ra chuyển từ mức thấp lên mức cao hoặc từ mức cao xuống mức thấp.

Vì vậy, khi hoạt động với tần số cao, CMOS sẽ dần mất đi những ưu điểm của có. Cổng logic CMOS có công suất tiêu tán trung bình tương đương với loại 74LS khi hoạt động với tần số từ 2 MHz đến 3 MHz. Nếu tần số hoạt động cao hơn, công suất tiêu tán của TTL cũng gia tăng.



Hình 5.29 Dòng điện sinh ra khi ngõ ra chuyển từ mức thấp lên mức cao

Hệ số tải (Fan-Out)

Cũng giống như N-MOS và P-MOS, CMOS cũng có trở kháng vào cực lớn (10^{12} Ω) nên không rút dòng từ nguồn tín hiệu vào. Nhưng mỗi ngõ vào CMOS có một tụ ký sinh khoảng 5 pF. Tụ điện ngõ vào này làm giới hạn số lượng ngõ vào CMOS được nối đến cùng một ngõ ra CMOS (hình 5.30). Ngõ ra của cổng logic 1 phải nạp và xả điện cho tất cả các tụ ký sinh ngõ vào nối song song, vì vậy thời gian chuyển mạch của ngõ ra sẽ bị gia tăng theo số lượng ngõ vào được kết nối. Thông thường, mỗi ngõ vào được kết nối thêm làm tăng thời gian chuyển mạch khoảng 3 ns. Ví dụ như cổng NAND 1 trong hình 5.30 có t_{PLH} = 25 ns nếu không kết nối tải, nếu ngõ ra này kết nối với 20 ngõ vào thì thời gian chuyển mạch sẽ là 25ns + 20(3ns) = 85 ns.



Hình 5.30 Sơ đồ kết nối ngõ ra CMOS với các ngõ vào CMOS

Vì vậy, hệ số tải của CMOS tùy thuộc vào thời gian trì hoãn tối đa cho phép. Thông thường ngõ ra của IC họ CMOS có fan-out giới hạn là 50 với tần số hoạt động tối đa là 1MHz. Khi tần số hoạt động cao hơn thì fan-out sẽ bị giảm.

Tốc độ chuyển mạch

Mặc dù CMOS cũng giống như N-MOS và P-MOS nhưng tốc độ chuyển mạch của nó nhanh hơn vì điện trở ngõ ra của nó thấp hơn. Một ngõ ra N-MOS phải nạp cho tụ điện của cổng tải thông qua một điện trở tương đối lớn 100 kΩ. Còn trong mạch CMOS, điện trở ngõ ra ở mức cao là R_{ON} của MOSFET kênh P có giá trị khoảng 1 kΩ hoặc nhỏ hơn. Điều này cho phép CMOS nạp cho tụ điện tải nhanh hơn.

Một cổng NAND loại 4000 có thời gian chuyển mạch trung bình t_{pd} = 50 ns khi nguồn cung cấp V_{DD} = 5 V và t_{pd} = 25 ns khi cung cấp nguồn V_{DD} = 10 V. Một biện pháp để làm giảm thời gian chuyển mạch là tăng điện áp nguồn cung cấp. Vì thế V_{DD} cần phải được cung cấp ở mức cao nhất có thể khi mạch hoạt động với tần số cao. Tuy nhiên, điện áp nguồn cung cấp càng cao thì công suất tiêu tán lại tăng.

Thông thường, một cổng NAND loại 74HC hoặc 74HCT có thời gian chuyển mạch trung bình khoảng 8 ns khi hoạt động với nguồn 5 V. Cổng NAND loại 74AC/ACT có thời gian chuyển mạch trung bình khoảng 4,7 ns. Cổng NAND loại 74AHC có thời gian chuyển mạch trung bình khoảng 4,3 ns.

Các ngõ vào không sử dụng

Các ngõ vào CMOS không được phép thả nổi (không kết nối). Tất cả các ngõ vào phải được kết nối đến các mức điện áp cố định (0 V hoặc 5 V) hoặc kết nối với ngõ vào khác.

Quy luật này được áp dụng đối với tất cả các ngõ vào của các IC cổng logic. Khi một ngõ vào của CMOS không kết nối thì ngõ vào này sẽ nhận tín hiệu nhiễu và nạp tĩnh điện có thể dễ dàng phân cực cho cả MOSFET kênh N và kênh P ở trạng thái dẫn, kết quả làm tăng công suất tiêu tán và có thể dẫn đến quá nhiệt.

Độ nhạy tĩnh

Tất cả các thiết bị điện tử có thể bị hỏng do tĩnh điện. Cơ thể con người là một kho tĩnh điện rất lớn. Nếu chúng ta chạm vào thiết bị điện thì điện tích tĩnh lớn này có thể truyền qua thiết bị. Họ IC CMOS (tất cả đều là MOSFET) có thể bị hỏng do các điện tích tĩnh này.

5.3.9 Công nghệ điện áp thấp

Các nhà sản xuất luôn tìm cách để đặt các linh kiện bán dẫn (diode, resistor, transistor,...) lại gần nhau hơn trong một chip để tăng mật độ tích hợp. Có hai lợi ích từ việc đạt được mật độ tích hợp cao. Thứ nhất, cho phép tích hợp được nhiều mạch điện hơn trong một chip; thứ hai, các mạch điện gần nhau hơn thì thời gian cần cho tín hiệu chuyển đi từ mạch này sang mạch khác được rút ngắn lại, vì vậy cải thiện được tốc độ hoạt động của toàn mạch. Khi các mạch điện đặt lại gần nhau, các vật chất dẫn điện và cách điện từ mạch này sang mạch khác phải được thu hẹp lại. Điện áp cũng cần phải giảm để tránh phóng điện làm hỏng IC. Tăng mật độ tích hợp đồng nghĩa với tăng công suất tiêu tán, một vấn đề cần giải quyết là giới hạn nhiệt độ của IC ở mức cho phép để độ tin cậy cao khi hoạt động.

Tóm lại, để đáp ứng các yêu cầu trên thì các IC cần phải hoạt động với điện áp thấp hơn, như vậy sẽ giảm được công suất tiêu tán. Một số IC trên thị trường có thể hoạt động cới nguồn cung cấp là 3,3V, một số loại mới có thể hoạt động với nguồn 2,5V. Công nghệ điện áp thấp này báo hiệu sự bắt đầu chuyển đổi dần trong lĩnh vực thiết bị số mà cuối cùng sẽ tạo ra một họ IC với tiêu chuẩn mới.

Những thiết bị điện áp thấp hiện tại được thiết kế và ứng dụng trong nhiều thiết bị số. Các CPU loại mới hoạt động với nguồn cung cấp 2,5 V, các chip RAM động thì hoạt động với nguồn cung cấp 3,3 V sử dụng cho các module nhớ trong máy tính cá nhân.

Các loại IC họ CMOS điện áp thấp

74LVC (Low-Voltage CMOS), bao gồm các cổng logic SSI và các IC chức năng MSI giống như các họ IC sử dụng nguồn 5 V và một số IC giao tiếp bus như là mạch đệm, mạch chốt, mạch thúc,… Các loại IC này có thể sử dụng mức điện áp 5 V ở ngõ vào và chuyển đổi từ hệ thống 5 V thành hệ thống 3 V. Dòng điện thúc vẫn giữ ở mức thấp đủ để giữ điện áp ngõ ra trong giới hạn chấp nhận được. 74LVC vẫn có thể thúc được TTL sử dụng nguồn 5 V nhưng không thể cung cấp đủ điện áp V_{IH} cho CMOS sử dụng nguồn 5 V. Ví dụ như không thể sử dụng ngõ ra của 74LVC thúc cho ngõ vào của 74AC/AHC.

74ALVC (Advanced Low-Voltage CMOS), là loại IC CMOS điện áp thấp cải tiến từ loại 74LVC và các IC của loại này cơ bản chỉ giao tiếp bus 3,3 V.

74LV (Low-Voltage CMOS), là các IC sử dụng công nghệ CMOS để tích hợp các cổng logic SSI và các mạch IC chức năng MSI cùng với một số IC đệm, chốt và Flip-Flop. Các IC loại này chỉ hoạt động với nguồn cung cấp là 3,3 V.

74AVC (Advanced Very-Low-Voltage CMOS). Hiện tại các loại IC này đã được đưa vào sử dụng trong các hệ thống số sử dụng điện áp thấp. Loại này sử dụng tốt nhất trong các hệ thống có nguồn cung cấp 2,5 V, nhưng cũng có thể hoạt động với nguồn thấp hơn đến 1,2 V và cao hơn đến 3,3 V. Khoảng điện áp nguồn cung cấp này tạo điều kiện dễ dàng sử dụng trong các hệ thống có nguồn cung cấp. Loại này có thời gian trì hoãn thấp hơn 2 ns, gần bằng với loại 74AS của họ TTL. 74AVC có thể giao tiếp với BiCMOS có nhiều ưu điểm trong các thiết bị điện áp thấp như PC, mạng và thiết bị viễn thông.

74AUC (Advanced Ultra-Low-Voltage CMOS). Loại này có đặc điểm là nguồn cung cấp cho IC chỉ 1,8 V.

74AUP (Advanced Ultra-Low-Power CMOS). Đây là loại có công suất thấp nhất, hoạt động với nguồn pin và ứng dụng trong các thiết bị di động.

74CBT (Cross Bar Technology). Đây là loại IC có thể giao tiếp bus tốc độ cao, nó có thể chuyển mạch rất nhanh khi cho phép hoặc không cho phép.

74CBTLV (Cross Bar Technology Low-Voltage). Đây là loại IC điện áp thấp của 74CBT có nguồn cung cấp là 3,3 V.

74SSTV (Stub Series Terminated Logic), được sử dụng trong hệ thống nhớ tốc độ cao cải tiến trong các máy tính.

74TVC (Translation Voltage *Clamp)*. Đây là loại IC được sử dụng để bảo vệ các ngõ vào và ra của các thiết bị có độ nhạy cao, tránh trường hợp quá điện áp trên các đường bus.

Các loại IC họ BiCMOS

74LVT (Low-Voltage BiCMOS Technology), là loại BiCMOS sử dụng để giao tiếp bus 8 bit hoặc 16 bit. Cũng giống như loại 74LVC ngõ vào có thể nhận mức logic điện áp 5 V và chuyển thành mức logic điện áp 5 V hoặc 3 V. Bởi vì mức điện áp ngõ ra (V_{OH}(min) và V_{OL}(max)) tương đồng với TTL. Các đặc tính điện của 74LVT hoàn toàn tương thích với TTL.

Bảng 5.6 So sánh đặc tính của các loại IC điện áp thấp

Thông số	LV	ALVC	AVC	ALVT	ALB
V_{CC}(V)	2,7 – 3,6	2,3 – 3,6	1,65 – 3,6	2,3 – 2,7	3 – 3,6
T_{PD}(ns)	18	3	1,9	3,5	2
V_{IH}(V)	2 đến V_{CC}+0,5	2 đến 4,6	1,2 đến 4,6	2 đến 7	2,2 đến 4,6
V_{IL}(V)	0,8	0,8	0,7	0,8	0,6
I_{OH}(mA)	6	12	8	32	25
I_{OL}(mA)	6	12	8	32	25

74ALVT (Advanced Low-Voltage BiCMOS Technology). Loại này cải tiến từ loại 74LVT, hoạt động với nguồn cung cấp là 3,3 V hoặc 2,5 V với

thời gian chuyển mạch 3 ns và sơ đồ chân tương thích với các loại ABT và LVT. Nó cũng có thể sử dụng giao tiếp bus.

74ALB (Advanced Low-Voltage BiCMOS). Loại này được thiết kế cho các ứng dụng có bus tín hiệu giao tiếp 3,3 V. Nó có thể cung cấp dòng ngõ ra 25 mA và thời gian trì hoãn chuyển mạch là 2,2 ns.

74VME (VERSA Module Eurocard). Loại này được thiết kế để hoạt động với kỹ thuật bus VME chuẩn.

5.3.10 Ngõ ra cực thu / cực máng để hở

Trong trường hợp chúng ta cần truyền dữ liệu từ một số IC sang một số IC sử dụng chung một đường dây kết nối giữa bên truyền và bên nhận, nghĩa là có một số IC mà ngõ ra của nó phải nối chung vào một đường dây để kết nối đến IC khác. Ở đây chúng ta gặp phải một vấn đề: khi các ngõ ra kết nối chung, mỗi ngõ ra có hai trạng thái mức cao và mức thấp. Khi một ngõ ra ở mức cao trong khi ngõ ra khác lại ở mức thấp và chúng thì lại nối chung. Trong trường hợp này, transistor kéo xuống của ngõ ra mức thấp ở trạng thái ON kéo đường dây chung nối xuống mass nên ngõ ra sẽ bị ngắn mạch khi transistor kéo lên của ngõ ra có mức cao ở trạng thái ON kéo đường dây chung lên nguồn.

Ngõ ra của hai cổng logic được nối chung có sơ đồ khối như trong hình 5.31. Nếu hai cổng logic đều là CMOS thì điện trở trạng thái ON của ngõ ra mức logic cao bằng với điện trở trạng thái ON của ngõ ra có mức logic thấp. Điện áp tại ngõ ra nối chung bằng ½ so với điện áp nguồn cung cấp, điện áp này nằm trong khoảng không xác định của các ngõ vào CMOS khác. Hơn thế nữa, dòng điện chạy qua hai MOSFET lớn hơn bình thường có thể làm hỏng IC.

Lưu ý: các ngõ ra CMOS không cho phép nối chung với nhau.

Nếu hai cổng logic là TTL ngõ ra dạng totem-pole như trong hình 5.32. Tình huống xảy ra cũng tương tự như CMOS nhưng kết quả khác với trường hợp CMOS và cấu trúc mạch bên trong khác nhau. Giả sử ngõ ra cổng A ở mức cao (Q_{3A} ON, Q_{4A} OFF) và cổng B thì ở mức thấp (Q_{3B} OFF, Q_{4B} ON). Trong tình huống này, Q_{3A} là điện trở tải cho Q_{4B} và giá trị điện trở tải này rất thấp nên dòng điện chạy từ Q_{3A} sang Q_{4B} lớn hơn bình thường. Dòng điện này có thể không làm hỏng Q_{3A} hoặc Q_{4B} ngay lập tức nhưng sau một thời gian sẽ gây ra hiện tượng quá nhiệt và trạng thái logic sẽ bị sai và có thể hỏng các IC.

Một vấn đề nữa là khi có dòng điện lớn chạy qua Q_{4B} nên V_{CE} của Q_{4B} sẽ tăng làm cho V_{OL} có giá trị trong khoảng từ 0,5 V đến 1 V. Điện áp này có thể cao hơn V_{OL}(max), do đó cần:

Lưu ý: các ngõ ra TTL dạng totem-pole không được nối chung với nhau.



Hình 5.31 Hai ngõ ra CMOS nối chung



Hình 5.32 Hai ngõ ra CMOS nối chung

Ngõ ra hở cực thu/ hở cực máng

Một phương pháp giải quyết vấn đề chia sẻ đường dây chung của các ngõ ra bằng cách bỏ transistor kéo lên trong mạch ngõ ra của các cổng logic. Bằng cách này thì một cổng logic tự nó không thể cho ra mức logic cao. Ngõ ra của TTL được thay đổi như thế gọi là ngõ ra cực thu để hở. Ngõ ra của CMOS được thay đổi như thế gọi là ngõ ra cực máng để hở.

TTL được gọi là cực thu để hở là vì transistor kéo xuống trong dạng mạch totem-pole nối trực tiếp đến ngõ ra mà không kết nối với linh kiện khác như trong hình 5.33(a). Cấu trúc cực thu để hở lược bỏ đi transistor kéo lên Q_3, D_1 và R_4. Khi Q_4 ON thì ngõ ra ở mức logic thấp, khi Q_4 OFF thì ngõ ra phải có mức logic cao nên khi sử dụng chúng ta phải kết nối thêm một điện trở bên ngoài gọi là điện trở kéo lên R_P (pull-up) nối từ ngõ ra lên nguồn V_{CC} như trong hình 5.33(b).



Hình 5.33 Sơ đồ mạch TTL hở cực thu và cách kết nối điện trở kéo lên

Khi Q_4 ON nó sẽ kéo ngõ ra xuống mức thấp, khi Q_4 OFF thì R_P sẽ kéo ngõ ra lên mức cao. Lưu ý rằng nếu không có điện trở R_P thì ngõ ra sẽ không lên được mức cao mà chỉ ở trạng thái không xác định (thả nổi). Giá trị điện trở R_P thường khoảng 10 kΩ; giá trị này phải đủ nhỏ để khi có dòng tải thì điện áp ngõ ra không nhỏ hơn V_{OH}(min), nhưng giá trị này cũng phải đủ lớn để khi ở mức thấp (Q_4 ON) giới hạn được dòng qua Q_4 để đảm bảo điện áp ngõ ra mức thấp không lớn hơn V_{OL}(max).

Một số ngõ ra hở cực thu hoặc hở cực máng có thể nối chung lại với nhau như trong hình 5.34. Khi tất cả các ngõ ra ở mức cao, mức cao này có được là do điện trở kéo lên R_P nối lên nguồn V_{CC}. Khi một hay nhiều hơn các ngõ ra xuống mức thấp thì điện áp V_{CC} rơi toàn bộ trên điện trở R_P và ngõ ra có mức logic thấp. Vì ngõ ra chung lên mức cao khi tất cả các ngõ ra đều ở

mức cao, và chỉ một ngõ ra xuống mức thấp thì ngõ ra chung mức thấp. Cho nên cách nối mạch chung như thế này hoạt động như có một cổng AND ở ngõ ra mặc dù thật sự không có cổng AND nào được kết nối. Phương pháp kết nối này chỉ thực hiện được đối với cổng logic có ngõ ra cực thu hoặc cực máng để hở.



Hình 5.34 Nối chung các ngõ ra cực thu để hở hoặc cực máng để hở

Tóm lại, mạch ngõ ra cực thu hay cực máng để hở tự nó không thể lên mức cao được, nó chỉ có thể kéo xuống mức thấp. Đặc điểm này cho phép một số ngõ ra chia sẻ đường dây chung để truyền tín hiệu từ mạch này sang mạch khác hoặc tổ hợp ngõ ra với hàm AND. Như đã đề cập trong phần trước, mục đích của transistor kéo lên trong mạch ngõ ra là nạp nhanh cho các tụ điện ngõ vào để cho phép chuyển mạch nhanh. Mạch ngõ ra cực thu hay cực máng để hở có tốc độ chuyển mạch chậm từ mức thấp lên mức cao và do đó không được ứng dụng trong trường hợp cần tốc độ cao.

Các ngõ ra cực thu/ cực máng để hở được ứng dụng trong các mạch đệm và thúc. Các mạch logic đệm và thúc được thiết kế với dòng ngõ ra cao hơn và/hoặc điện áp ngõ ra tương thích với mạch logic khác. Chúng cho phép thực hiện một ngõ ra có dòng nhỏ thúc tải công suất lớn. Các ngõ ra cực thu / cực máng để hở góp phần làm cho vấn đề đệm / thúc trở nên linh hoạt hơn.

Các IC 7406 và 7407 có dòng ngõ ra I_{OL} cao và điện áp V_{OH} đặc biệt nên các IC này không những là loại TTL tiêu chuẩn mà nó còn được sử dụng trong các thiết kế mới. IC 7406 là IC đệm/thúc bao gồm 6 cổng đảo ngõ ra hở cực thu có khả năng rút dòng đến 40 mA ở mức thấp. Thêm vào đó IC 7406 có điện áp ngõ ra mức cao lên đến 30 V. Điều này có nghĩa là ngõ ra có thể kết nối với các tải hoạt động với điện áp lớn hơn 5 V. IC 7406 được sử dụng làm mạch đệm giữa IC Flip-Flop 74112 và bóng đèn định mức điện áp là 24 V dòng điện 25 mA như trong hình 5.35. IC 7406 điều khiển trạng thái ON/OFF của bóng theo ngõ ra Q của Flip-Flop. Chú ý: bóng đèn nối lên nguồn +24 V đóng vai trò là điện trở kéo lên của ngõ ra cực thu để hở.



Hình 5.35 Ngõ ra hở cực thu thúc tải điện áp và dòng điện cao

Khi Q = 1, ngõ ra cổng đảo 7406 xuống mức thấp, transistor ngõ ra rút dòng 25 mA từ nguồn cung cấp 24 V chạy qua đèn, đèn sẽ sáng. Khi Q = 0, transistor ngõ ra cổng đảo 7406 ở trạng thái OFF, không có dòng điện chạy qua đèn nên đèn sẽ tắt. Ở trạng thái này điện áp 24V xuất hiện tại cực C của transistor cho nên V_{OH} = 24 V, điện áp này thấp hơn điện áp V_{OH} cho phép của IC 7406.

Ngõ ra cực thu để hở cũng được sử dụng để thúc LED hiển thị như trong hình 5.36(a). Điện trở được sử dụng để giới hạn dòng điện qua LED đến giá trị an toàn. Khi ngõ ra cổng đảo ở mức thấp, transistor ngõ ra ON thì dòng điện chạy từ nguồn qua điện trở, LED và xuống mass nên LED sáng. Khi ngõ ra cổng đảo có mức cao, transistor ở trạng thái OFF, không có dòng điện qua LED nên LED sẽ tắt.

IC 7407 là một IC cổng đệm không đảo có cực thu để hở, điện áp và dòng điện cũng giống như IC 7406.



Hình 5.36 Ngõ ra hở cực thu thúc LED hiển thị và ngõ ra hở cực máng giao tiếp rơle

IC 74HC05 là một IC bao gồm 6 cổng đệm đảo với ngõ ra có thể rút dòng 25 mA. Cách giao tiếp giữa Flip-Flop D 74AHC74 với rơle thông qua cổng đảo cực thu hở 74HC05 được trình bày như trong hình 5.36(b). Tiếp điểm rơle sẽ đóng khi có dòng điện chạy qua cuộn dây. IC 74HC05 có dòng điện ở mức thấp đủ lớn và chịu được điện áp cao để ngõ ra 74AHC74 có thể điều khiển rơle ON và OFF.

Ký hiệu của các cổng logic có ngõ ra cực thu/ cực máng để hở được trình bày như trong hình 5.37.



Hình 5.37 Ký hiệu cổng logic hở cực thu hoặc hở cực máng

5.3.11 Ngõ ra logic ba trạng thái

Mạch logic ngõ ra của họ TTL và CMOS còn có một dạng nữa là ngõ ra ba trạng thái. Ưu điểm của dạng này là có thể hoạt động với tốc độ cao và cho phép các ngõ ra có thể nối chung với nhau. Nó được gọi là ngõ ra ba trạng thái vì có ba trạng thái có thể xuất hiện tại ngõ ra là: mức cao, mức thấp và trạng thái tổng trở cao (High-Z). Trạng thái Hi-Z là trạng thái khi cả hai transistor kéo lên và kéo xuống đều ở trạng thái OFF, vì vậy ngõ ra được xác

định là tổng trở cao so với nguồn và so với mass. Ngõ ra ba trạng thái của một cổng đảo được mô tả như trong hình 5.38.



Hình 5.38 Ba trạng thái của ngõ ra cổng đảo

Các cổng logic ngõ ra ba trạng thái có thêm một ngõ vào cho phép, thường được gọi là E hoặc OE. Theo hình 5.38(a) và (b) , khi OE = 1, mạch hoạt động như một cổng đảo bình thường. Ngõ ra sẽ có trạng thái cao hoặc thấp tùy thuộc vào mức logic ngõ vào. Khi OE = 0, như trong hình 5.38(c), không cho phép mạch ngõ ra nên cả hai transistor đều OFF, do đó ngõ ra có trạng thái Hi-Z. Trong trường hợp này ngõ ra được xác định là hở mạch (không nối đến bất kỳ mạch điện nào).

Ưu điểm của ngõ ra ba trạng thái

Các IC có ngõ ra ba trạng thái có thể nối chung với nhau nhưng không ảnh hưởng đến tốc độ chuyển mạch. Khi cho phép, mạch hoạt động như dạng totem-pole của TTL hoặc ngõ ra CMOS thông thường với trở kháng thấp. Tuy nhiên, khi các ngõ ra ba trạng thái được nối chung với nhau thì tại mỗi thời điểm chỉ được cho phép một ngõ ra hoạt động, nếu không hai tín hiệu của hai ngõ ra trên đường dây chung có thể gây ra hiện tượng ngắn mạch hoặc sai mức logic.

Bộ đệm ngõ ra ba trạng thái

Bộ đệm ngõ ra ba trạng thái được sử dụng để điều khiển tín hiệu logic cho phép đi từ ngõ vào đến ngõ ra. Một số bộ đệm ngõ ra ba trạng thái có chức năng làm đảo tín hiệu khi đi qua nó. Mạch đệm như trong hình 5.38 là mạch đệm đảo có ngõ ra ba trạng thái.

Hai IC đệm ngõ ra ba trạng thái thường sử dụng là 74LS125 và 74LS126. Cả hai IC này đều là mạch đệm không đảo như trong hình 5.39. IC 74LS125 và 74LS126 chỉ khác nhau ở mức tích cực của ngõ vào cho phép. IC 74LS125 cho phép tín hiệu ngõ vào A đi đến ngõ ra khi $\bar{E}$ = 0, trong khi đó IC 74LS126 cho phép tín hiệu ngõ vào A đi đến ngõ ra khi E = 1.



Hình 5.39 Các mạch đệm không đảo ngõ ra ba trạng thái

Bộ đệm ngõ ra ba trạng thái có nhiều ứng dụng trong các mạch khi có nhiều tín hiệu cần nối chung trên một đường, trong hình 5.40 là một ví dụ. Ở đây, chúng ta có ba tín hiệu logic A, B và C được nối chung thông qua IC đệm ngõ ra ba trạng thái 74LS126. Phương pháp kết nối này cho phép chúng ta truyền một trong ba tín hiệu qua đường dây chung đến một mạch điện khác bằng cách cho phép bộ đệm tương ứng.

Ví dụ như, xét trường hợp trong hình 5.40(b), khi $E_B = 1$ và $E_A = E_C = 0$. Không cho phép các bộ đệm bên trên và bên dưới nên ngõ ra của hai bộ đệm này có trạng thái Hi-Z, do đó nó không được kết nối đến ngõ ra chung. Bộ đệm ở giữa được cho phép nên tín hiệu ngõ vào B được truyền đến ngõ ra chung và sẽ đi vào các mạch điện khác nếu ngõ vào của các mạch này được nối vào ngõ ra chung.



Hình 5.40 Sơ đồ mạch nối chung các tín hiệu bằng cách sử dụng bộ đệm ba trạng thái.

Ký hiệu cổng logic có ngõ ra ba trạng thái



Hình 5.41 Sơ đồ ký hiệu ngõ ra ba trạng thái

5.3.12 Cổng logic họ ECL

Họ logic TTL sử dụng transistor hoạt động ở trạng thái bão hòa. Kết quả là tốc độ chuyển mạch bị giới hạn bởi thời gian trì hoãn của transistor khi hoạt động ở chế độ bão hòa. Một họ logic khác cũng sử dụng transistor BJT đã được phát triển với phương pháp ngăn không cho transistor dẫn bão hòa, vì vậy nên gia tăng được tốc độ chuyển mạch. Họ logic này gọi là ECL (Emitter-Coupled Logic), hoạt động của nó dựa trên nguyên lý chuyển mạch dòng điện trong đó dòng phân cực cố định nhỏ hơn I_C(sat) được chuyển từ cực C transistor này sang cực C transistor khác.

Mạch ECL cơ bản

Mạch ECL cơ bản giống như mạch khuếch đại vi sai như trong hình 5.42. Trong đó V_{EE} là nguồn cung cấp để tạo ra dòng điện cố định I_E khoảng 3mA khi hoạt động bình thường. Dòng điện này được cho phép để chạy qua Q_1 hoặc Q_2 tùy thuộc vào mức điện áp của V_{IN}. Nói cách khác, dòng điện này được chuyển giữa cực C của Q_1 và cực C của Q_2 khi V_{IN} chuyển giữa hai mức điện áp là -1,7 V (mức logic 0 của ECL) và -0,8 V (mức logic 1 của ECL). Kết quả điện áp ngõ ra tương ứng với hai trạng thái V_{IN} được trình bày như trong bảng 5.7. Hai vấn đề cần lưu ý là: (1) V_{C1} và V_{C2} là đảo của nhau, (2) mức điện áp ngõ ra không giống với mức điện áp ngõ vào.



Hình 5.42 Sơ đồ mạch ECL cơ bản

Bảng 5.7 Bảng trạng thái hoạt động của mạch ECL cơ bản

V_{IN}		Ngõ ra	
-1,7V (logic 0)		V_{C1} = 0V V_{C2} = -0,9V	Q_2 dẫn
-0,8V (logic 1)		V_{C1} = -0,9V V_{C2} = 0V	Q_1 dẫn

Vấn đề thứ hai là có thể dễ dàng chuyển đổi bằng cách nối thêm các tầng Q_3 và Q_4 vào V_{C1} và V_{C2} như trong hình 5.43. Tầng Q_3 và Q_4 thực hiện hai chức năng: (1) cực B có điện áp khoảng 0,8V lấy từ V_{C1} và V_{C2} được dịch mức điện áp lên tương ứng với mức logic của ECL, (2) cung cấp ngõ ra trở kháng thấp (khoảng 7Ω) với khả năng chia tải lớn (hệ số tải lớn) và nạp nhanh cho tụ ký sinh của tải. Mạch này có hai ngõ ra bổ phụ: V_{OUT1} tương ứng bằng $\overline{V_{IN}}$ và V_{OUT2} tương ứng bằng V_{IN}.



Hình 5.43 Sơ đồ mạch ECL cơ bản có transistor kéo theo để dịch mức điện áp ngõ ra

Cổng OR/NOR ECL

Mạch ECL cơ bản trong hình 5.43 có thể sử dụng như một cổng đảo nếu ngõ ra lấy từ V_{OUT1}. Mạch cơ bản này có thể được mở rộng bằng cách nối thêm transistor song song với Q_1 để có thêm các ngõ vào như trong hình 5.44(a). Ở đây Q_1 hoặc Q_3 là nguyên nhân làm dòng điện ngõ ra Q_2 thay đổi, kết quả hai ngõ ra V_{OUT1} và V_{OUT2} là ngõ ra của cổng NOR và OR tương ứng. Cổng OR/NOR được ký hiệu như trong hình 5.44(b).



Hình 5.44 Sơ đồ mạch cổng OR/NOR ECL

Các đặc tính của ECL

Loại ECL do Motorola chế tạo được gọi là ECL in PS (ECL in pico seconds). Đây là loại cổng logic có thời gian trì hoãn truyền khoảng 500 ps (0,5 ns) và Flip-Flop có thể hoạt động với tần số 1,4 GHz. Một số IC của loại này có thời gian trì hoãn khoảng 100 ps và công suất tiêu thụ trung bình khoảng 5 mW. Một số đặc tính của loại ECL in PS:

- ✓ Transistor không bao giờ bão hòa, và tốc độ chuyển mạch thì rất cao, thời gian trì hoãn trung bình khoảng 360 ps, điều này làm cho ECL nhanh hơn tất cả các loại họ TTL và CMOS.
- ✓ Mức logic bình thường là -0,8V và -1,7V cho mức 1 và mức 0 tương ứng. ECL in PS có điện áp tương thích đầy đủ với các loại ECL sau đó.
- ✓ Lề nhiễu của ECL rất thấp khoảng 150 mV. Vì lề nhiễu thấp nên ECL không đáng tin cậy để sử dụng trong môi trường công nghiệp nặng.

- ✓ Một mạch logic ECL thường có hai ngõ ra: ngõ ra thông thường và ngõ ra đảo. Điều này dẫn đến cổng đảo được loại bỏ (không cần có cổng đảo). Ngõ ra bổ phụ và dòng điện cao điều này làm cho ECL có thể thúc được các ứng dụng sử dụng cáp xoắn đôi (như trong đường dây điện thoại).
- ✓ Hệ số tải khoảng 25, lấy trở kháng thấp của ngõ ra transistor kéo theo (cực E).
- ✓ Công suất tiêu tán khoảng 25 mW, cao hơn một chút so với loại 74AS.
- ✓ Dòng điện tổng trong mạch ECL là một hằng số bất kể trạng thái logic nào. Điều này giúp duy trì dòng điện lấy từ nguồn cung cấp không thay đổi. Vì thế không có các đỉnh xung nhiễu tạo ra bên trong giống như TTL và CMOS khi hoạt động chuyển mạch.

Bảng 5.8 trình bày sự so sánh tốc độ hoạt động của họ ECL với các loại IC họ TTL. Họ ECL không được sử dụng rộng rãi trong các mạch logic như các loại TTL và CMOS. Mạch ECL thì phức tạp nên chỉ sử dụng trong các IC chuyên dùng trong các ứng dụng như truyền dữ liệu tốc độ cao, các bộ nhớ tốc độ cao, các bộ tính toán tốc độ cao. Lề nhiễu tương đối thấp và công suất tiêu thụ cao là các nhược điểm của ECL so với TTL và CMOS. Một điều nữa là nguồn cung cấp và mức logic có điện áp âm nên không tương thích với các họ IC logic khác. Rất khó để giao tiếp giữa ECL với các IC họ TTL hoặc CMOS. Đặc biệt, các mạch dịch mức điện áp để kết nối giữa ECL với TTL hoặc CMOS phải được thực hiện ở cả ngõ vào lẫn ngõ ra.

Bảng 5.8 Bảng so sánh các loại IC logic tốc độ cao

Họ IC	**t_{pd}(ns)**	**P_D(mW) < 100kHz**	**Lề nhiễu (mV)**	**Tần số tối đa (MHz)**
74AS	1,7	8	300	200
74F	3,8	6	300	100
74AHC	3,7	0,006	550	130
74AVC	2	0,006	250	*
74ALVT	2,4	0,33	400	*
74ALB	2,2	1	400	*
ECL	0,3	25	150	1400

5.3.1 Cổng truyền CMOS



Hình 5.45 Cổng truyền CMOS

Cổng truyền CMOS có thể cho tín hiệu đi qua cả hai chiều áp dụng cho cả tín hiệu số lẫn tương tự. Một công tắc hai chiều có cấu trúc như trong hình 5.45(a), nó bao gồm một MOSFET kênh N và một MOSFET kênh P nối song song, vì vậy cả hai đầu đều có thể là ngõ vào. Ngõ vào điều khiển sử dụng để đóng mở các MOSFET ON/OFF, khi ngõ vào điều khiển ở mức cao thì cả hai MOSFET đều ở trạng thái ON (đóng SW), khi ngõ vào điều khiển ở mức thấp thì cả hai MOSFET đều ở trạng thái OFF (SW hở mạch). Nếu lý tưởng thì mạch này hoạt động như một rơle điện từ. Nhưng thực tế, khi công tắc đóng, nó không hoàn toàn ngắn mạch, điện trở R_{ON} khoảng 200 Ω. Khi công tắc hở mạch thì điện trở rất lớn khoảng 10^{12} Ω. Ký hiệu cổng truyền như một công tắc hai chiều như trong hình 5.45(b)

Mạch này gọi là công tắc hai chiều vì ngõ vào và ngõ ra có thể hoán đổi cho nhau. Tín hiệu cho vào có thể là số hoặc tương tự, biên độ giới hạn trong khoảng từ 0 đến V_{DD}.

Một IC có chức năng làm công tắc hai chiều 4016 bao gồm 4 công tắc có sơ đồ khối như trong hình 5.46. Tương tự như vậy loại 74HC cũng có IC làm công tắc hai chiều là 74HC4016. Mỗi công tắc được điều khiển độc lập từ một ngõ vào điều khiển.



Hình 5.46 Công tắc hai chiều IC 4016/74HC4016

5.4 Giao tiếp IC

Giao tiếp có nghĩa là kết nối ngõ ra của một mạch hoặc hệ thống đến ngõ vào của một mạch hoặc hệ thống khác mà có sự khác nhau về đặc tính điện. Thông thường không thể kết nối trực tiếp bởi vì có sự khác nhau về đặc tính điện của mạch thúc cung cấp tín hiệu ngõ ra và mạch tải nhận tín hiệu. Mạch giao tiếp sử dụng để kết nối giữa cổng thúc và tải được trình bày như trong hình 5.47. Với chức năng này yêu cầu tín hiệu ngõ ra của cổng thúc phải tương thích với ngõ vào của cổng tải. Trong những hệ thống số thì đây là việc rất đơn giản và chỉ có hai trạng thái ON và OFF. Việc giao tiếp là để đảm bảo rằng khi ngõ ra của cổng thúc ở mức cao thì tải cũng phải nhận được tín hiệu ở mức cao, và khi ngõ ra của cổng thúc ở mức thấp thì tải cũng phải nhận được tín hiệu ở mức thấp.

Cách giao tiếp đơn giản nhất là nối trực tiếp ngõ ra cổng thúc với ngõ vào cổng tải. Và dĩ nhiên cách thực hiện này được sử dụng cho các IC cùng loại và chúng được thiết kế để giao tiếp trực tiếp với nhau. Tuy nhiên, ngày nay có rất nhiều hệ thống số sử dụng nhiều họ IC, nhiều điện áp khác nhau và nhiều loại IC. Trong các hệ thống này phải đảm bảo ngõ ra của cổng thúc phải phải tác động được đến tất cả các cổng tải ở cả mức cao lẫn mức thấp.



Hình 5.47 Giao tiếp của các IC số

Trong hình 5.47(a) thì điện áp ngõ ra V_{OH} của cổng thúc lớn hơn V_{IH}(min) của ngõ vào cổng tải và V_{OL} của cổng thúc nhỏ hơn V_{IL}(max) của ngõ vào cổng tải, nên không cần phải kết nối mạch giao tiếp giữa ngõ ra và ngõ vào này. "Lớn hơn bao nhiêu?" và "nhỏ hơn bao nhiêu?" là các câu hỏi liên quan đến mức nhiễu cho phép trong hệ thống là bao nhiêu. Lề nhiễu tối thiểu có thể chấp nhận cho hệ thống được người thiết kế hệ thống đưa ra. Khi đã xác định được lề nhiễu, nếu giá trị của nó quá nhỏ hoặc âm thì cần thiết phải có một mạch giao tiếp để đảm bảo rằng cổng thúc và cổng tải có thể hoạt động cùng nhau. Trong tình huống như trong hình 5.47(b) thì cần phải có mạch giao tiếp.

Cổng thúc	**Cổng tải**
V_{OH}(min)	> V_{IH}(min) + V_{NH}
V_{OL}(max) + V_{NL}	< V_{IL}(max)

Chúng ta cũng cần lưu ý khi sử dụng các IC khác họ, dòng điện giữa cổng thúc và cổng tải cũng phải tương thích. Ngõ ra dòng điện I_{OH} của cổng

thúc phải đủ dòng cung cấp cho I_{IH} của cổng tải, và I_{OL} của cổng thúc phải rút được dòng tương ứng từ I_{IL} của cổng tải.

Cổng thúc	**Cổng tải**
I_{OH}(max)	> I_{IH}(tổng)
I_{OL}(max)	> I_{IL}(tổng)

Bảng 5.9 liệt kê một số giá trị dòng điện vào và ra của một số loại IC của các họ IC khác nhau. Các loại IC khác không có trong bảng liệt kê này, khi sử dụng trong thực tế thì cần phải tra các giá trị này trong datasheet.

Bảng 5.9 Dòng điện ngõ vào và ra của một số loại IC với nguồn cung cấp 5V

Thông số	**CMOS**				**TTL**				
	4000B	**74HC /HCT**	**74AC /ACT**	**74AHC /AHCT**	**74**	**74LS**	**74AS**	**74ALS**	**74F**
I_{IH}(max)	1μA	1μA	1μA	1μA	40μA	20μA	20μA	20μA	20μA
I_{IL}(max)	1μA	1μA	1μA	1μA	1,6mA	0,4mA	0,5mA	100μA	0,6mA
I_{OH}(max)	0,4mA	4mA	24mA	8mA	0,4mA	0,4mA	2mA	400mA	1mA
I_{OL}(max)	0,4mA	4mA	24mA	8mA	16mA	8mA	20mA	8mA	20mA

Giao tiếp TTL và CMOS sử dụng chung nguồn 5 V

Khi giao tiếp khác loại IC, chúng ta phải kiểm tra ngõ ra thúc có dòng điện và điện áp đáp ứng yêu cầu của ngõ vào tải. Kiểm tra trong bảng 5.9 thì giá trị dòng điện ngõ vào CMOS là cực thấp so với dòng điện ngõ ra của bất kỳ TTL nào. Vì thế dòng điện ngõ ra của TTL đáp ứng tốt cho ngõ vào CMOS.

Tuy nhiên, khi so sánh điện áp ngõ ra của TTL với điện áp yêu cầu ngõ vào CMOS. Theo bảng 5.5 thì V_{OH}(min) của các loại TTL là quá thấp so với V_{IH}(min) yêu cầu cho các loại 4000B, 74HC và 74AC. Trong trường hợp này, chúng ta phải nâng điện áp ngõ ra TTL lên mức CMOS có thể chấp nhận được.

Một cách giải quyết thông thường để giao tiếp TTL với CMOS được trình bày như trong hình 5.48, trong đó ngõ ra của TTL nối với điện áp +5 V qua điện trở kéo lên. Điện trở kéo lên là nguyên nhân để ngõ ra TTL tăng đến xấp xỉ 5 V khi ở mức cao, vì vậy nó sẽ tương thích với mức điện áp ngõ vào CMOS. Điện trở kéo lên này không cần thiết nếu CMOS là loại 74HCT hoặc 74ACT bởi vì những loại này được thiết kế để chấp nhận trực tiếp ngõ ra của TTL.



Hình 5.48 Sơ đồ mạch sử dụng điện trở kéo lên khi TTL thúc CMOS

CMOS thúc TTL

Trước khi xem xét vấn đề giao tiếp giữa ngõ ra CMOS với ngõ vào TTL, chúng ta cần xem lại những đặc điểm của ngõ ra CMOS ở hai trạng thái logic. Hình 5.49(a) trình bày sơ đồ mạch tương đương của ngõ ra CMOS ở mức cao. Điện trở R_{ON} của MOSFET kênh P nối ngõ ra lên nguồn V_{DD} (MOSFET kênh N ở trạng thái OFF). Vì thế mạch ngõ ra như một nguồn V_{DD} với điện trở nguồn là R_{ON}. Giá trị R_{ON} thông thường trong khoảng từ 100 đến 1000Ω.



Hình 5.49 Mạch tương đương ngõ ra CMOS

Hình 5.49(b) trình bày sơ đồ mạch tương đương của ngõ ra CMOS ở mức thấp. Điện trở R_{ON} của MOSFET kênh N nối ngõ ra xuống 0V (MOSFET kênh P ở trạng thái OFF). Vì thế mạch ngõ ra như một điện trở nhỏ nối xuống mass nên nó sẽ rút dòng điện xuống mass.

CMOS thúc TTL ở mức cao

Theo bảng 5.5 thì ngõ ra CMOS có thể dễ dàng cung cấp đủ điện áp V_{OH} thỏa mãn yêu cầu của ngõ vào TTL ở mức cao. Theo bảng 5.9 thì ngõ ra CMOS có thể cung cấp đủ dòng (I_{OH}) để đáp ứng yêu cầu dòng điện ngõ vào TTL (I_{IH}). Vậy ở mức cao không cần thêm mạch giao tiếp.

CMOS thúc TTL ở mức thấp

Theo bảng 5.9 thì ngõ vào TTL có dòng điện tương đối cao khi ở mức thấp, phạm vi dòng điện từ 100 μA đến 2 mA. CMOS loại 74HC và 74HCT có thể rút dòng tối đa 4 mA, nên sẽ không có vấn đề gì nếu ngõ ra này thúc tải một ngõ vào TTL bất kỳ loại nào. Đối với loại 4000B thì có một số giới hạn, dòng ngõ ra I_{OL} của nó có thể không có khả năng năng thúc chỉ một ngõ vào loại 74 hoặc 74AS. Loại 74AHC thì có ngõ ra tương thích với loại 74LS.



Hình 5.50 Sử dụng loại 74HC để giao tiếp và sử dụng cổng logic cùng loại để chia tải

Trong những tình huống mà cổng thúc không đủ dòng cung cấp cho cổng tải thì cách giao tiếp là sử dụng cổng đệm có đặc tính ngõ vào tương thích với cổng thúc và ngõ ra có dòng điện đủ cung cấp cho tải. Hình 5.50(a) là một ví dụ của tình huống này, dòng điện ngõ ra lớn nhất của 4001B không đủ thúc 5 ngõ vào ALS, nhưng nó có thể thúc cho ngõ vào IC 74HC125 và ngõ ra của 74HC125 có thể thúc các ngõ vào khác. Một trường hợp khác như trong hình 5.50(b), trong đó sử dụng thêm cổng 4001 để chia tải, vì vậy một ngõ ra không thúc nhiều hơn 3 cổng tải.

Ví dụ 5.7

a) Một ngõ ra 74HC00 thúc cho ba ngõ vào 7406. Mạch có thể hoạt động tốt không?

b) Một ngõ ra 4001B có thể thúc cho ba ngõ vào 74LS không? Tại sao?

Giải:

a) Mạch không thể hoạt động tốt vì ngõ ra 74HC00 chỉ có thể rút dòng tối đa 4 mA ở mức thấp trong khi ngõ vào 7406 có I_{IL} = 1,6 mA. Tổng dòng điện mức thấp là 1,6 mA x 3 = 4,8 mA. Do đó ngõ ra 74HC00 không đáp ứng được.

b) Ngõ ra 4001B không thể thúc cho ba ngõ vào 74LS vì ngõ ra 4001B chỉ có thể rút dòng tối đa 0,4 mA ở mức thấp trong khi ngõ vào 74LS có I_{IL} = 0,4 mA. Tổng dòng điện mức thấp là 0,4 mA x 3 = 1,2 mA. Do đó ngõ ra 4001B không đáp ứng được.

Giao tiếp IC sử dụng điện áp khác nhau

Như chúng ta đã biết, có rất nhiều IC hoạt động với nguồn cung cấp nhỏ hơn 5 V. Trong trường hợp này thì giữa các IC cần phải có mạch giao tiếp. Trong phần này chúng ta xem xét các trường hợp giao tiếp giữa các IC sử dụng điện áp thấp và điện áp cao.

Ngõ ra điện áp thấp thúc tải điện áp cao

Trong trường hợp này, V_{OH} của cổng thúc thấp hơn yêu cầu mức cao của tải. Như chúng ta đã thực hiện trong phần giao tiếp giữa TTL với CMOS sử dụng nguồn 5 V. Linh kiện cần để giao tiếp là một điện trở 10 kΩ kéo từ ngõ ra của TTL lên nguồn làm cho điện áp ngõ ra của TTL được nâng từ 3,3 V lên gần 5 V khi ngõ ra ở mức cao.

Khi chúng ta cần dịch mức điện áp lên nhiều hơn vì cổng thúc và tải hoạt động với nguồn cung cấp khác nhau nên cần phải có một mạch giao tiếp để dịch mức điện áp. Ví dụ như sử dụng CMOS điện áp thấp (1,8V) để thúc các ngõ vào CMOS điện áp 5V. Cổng thúc có thể cho ra điện áp ngõ ra cao nhất là 1,8V ở mức cao và cổng tải cần có 3,33V hoặc cao hơn mới chấp nhận mức cao. Như vậy, chúng ta cần một mạch giao tiếp mà ngõ vào có thể chấp nhận mức logic 1,8 V và chuyển đổi thành mức điện áp 5 V của CMOS. Cách đơn giản để thực hiện là sử dụng cổng đệm CMOS hở cực máng như là 74LVC07 trong hình 5.51. Lưu ý: điện trở kéo lên được nối đến nguồn 5 V trong khi điện áp cung cấp cho mạch giao tiếp là 1,8 V.



Hình 5.51 Sơ đồ mạch giao tiếp sử dụng CMOS hở cực máng

Một cách giải quyết khác là sử dụng mạch giao tiếp với hai nguồn cung cấp như là 74AVC1T45 như trong hình 5.52. IC này sử dụng hai nguồn cung cấp khác nhau, một nguồn cho ngõ vào và một nguồn cho ngõ ra để chuyển đổi giữa hai mức điện áp.



Hình 5.52 Sơ đồ mạch giao tiếp sử dụng IC 74AVC1T45

Ngõ ra điện áp cao thúc tải điện áp thấp

Khi mạch logic hoạt động với nguồn cung cấp cao hơn phải thúc một mạch logic hoạt động với nguồn cung cấp thấp hơn, điện áp ngõ ra của cổng thúc thường vượt quá giới hạn an toàn của cổng tải. Trong trường hợp này, có thể sử dụng bộ chuyển đổi có hai nguồn cung cấp như trong hình 5.52. Một cách khác để giải quyết vấn đề này thường được thực hiện là sử dụng bộ đệm với ngõ vào điện áp cao hơn. Một ngõ ra CMOS sử dụng nguồn 5 V thúc ngõ vào 74AUC như trong hình 5.53. Điện áp cao nhất cho ngõ vào 74AUC (cổng

tải) là 3,6 V. Tuy nhiên IC 74LVC07A có thể nhận điện áp ngõ vào cao nhất đến 5,5 V nhưng chỉ hoạt động với nguồn cung cấp 1,8 V.



Hình 5.53 Sơ đồ mạch giao tiếp giữa ngõ ra điện áp cao với ngõ vào điện áp thấp

Với những phương pháp giao tiếp như trên, chúng ta có thể tự hỏi "Trên thế giới có ai chọn sử dụng những mạch không tương thích nhau như vậy không?". Câu trả lời nằm ở chỗ khi xét trong hệ thống lớn người ta cố gắng cân bằng hiệu suất và giá thành. Ví dụ như hệ thống máy tính có CPU hoạt động với nguồn 2,5 V, module nhớ là 3,3 V và 5 V cho mạch điều khiển ổ cứng, tất cả đều cùng hoạt chung một board mạch chủ. Những linh kiện điện áp thấp cần thiết để có hiệu suất mong muốn, những phần mạch hoạt động điện áp cao có thể có giá thành rẻ hơn. Các ngõ ra thúc và ngõ vào tải có thể không cùng chuẩn logic và cũng có thể có các linh kiện VLSI trong cùng một hệ thống. Tùy từng linh kiện mà chúng ta phải sử dụng datasheet để có các đặc tính ngõ ra và kỹ thuật giao tiếp IC.

5.5 Giao tiếp ngõ ra IC với tải

Trong một hệ thống, mạch số thường đóng vai trò điều khiển để điều khiển hoạt động của các tải công suất trong hệ thống. Ngõ ra của một mạch logic có thể điều khiển kích hoạt tải hoạt động ở mức cao hoặc mức thấp. Tải của hệ thống có thể có công suất nhỏ như các mạch hiển thị hoặc có công suất lớn như một động cơ hay một lò nhiệt và có thể hoạt động với nguồn cung cấp DC hoặc AC. Để điều khiển các tải từ ngõ ra mạch số thì cần phải có các mạch giao tiếp cụ thể cho từng trường hợp khác nhau. Sau đây là một số mạch giao tiếp thông dụng.

Ngõ ra của cổng logic giao tiếp với led đơn trong hai trường hợp được trình bày như trong hình 5.54. Hình 5.54(a), LED sẽ sáng khi ngõ ra có mức logic 1; hình 5.54(b), LED sẽ sáng khi ngõ ra có mức logic 0. Điều kiện để giao tiếp trực tiếp là điện áp ngõ ra $V_{OH} \geq V_{LED}$ và dòng điện ngõ ra $I_{OH} \geq I_{LED}$ đối với hình 5.54(a), còn đối với hình 5.54(b) thì chỉ cần dòng điện $I_{OL} \geq I_{LED}$. Điện trở R của mạch được tính như sau:

Đối với mạch hình 5.54(a)

$$R = \frac{V_{OH} - V_{LED}}{I_{LED}}$$

Đối với mạch hình 5.54(b)

$$R = \frac{V_{CC} - V_{LED} - V_{OL}}{I_{LED}}$$



Hình 5.54 Mạch giao tiếp ngõ ra cổng logic với Led đơn

Trong trường hợp tải yêu cầu một điện áp hoặc dòng điện lớn mà ngõ ra mạch logic không đáp ứng được yêu cầu thì cần thiết phải sử dụng thêm transistor kết nối như trong hình 5.55. Để tính giá trị điện trở R_B thì cần phải tra cứu datasheet để tìm giá trị β_{sat} của transistor sử dụng trong mạch. Thông thường giá trị β_{sat} nằm trong khoảng từ 10 đến 70.

Đối với mạch hình 5.55(a)

$I_C = I_{Tải}$, $I_B = \frac{I_C}{\beta}$, điều kiện cần $I_{OH} \geq I_B$

Điện trở R_B được tính là $R_B = \frac{V_{OH} - V_{BE(sat)}}{I_B}$



Hình 5.55 Mạch giao tiếp ngõ ra cổng logic với tải DC công suất

Đối các tải công suất lớn, nếu chúng ta sử dụng mạch hình 5.55(a) này có thể không đáp ứng được điều kiện $I_{OH} \geq I_B$, trong trường hợp này chúng ta phải sử dụng mạch hình 5.55(b)

$I_C = I_{Tải}$, $I_B = \frac{I_C}{\beta_1.\beta_2}$, lúc này I_B rất nhỏ nên ngõ ra I_{OH} có thể đáp ứng được.

Điện trở R_B được tính là $R_B = \frac{V_{OH}-2V_{BE(sat)}}{I_B}$

Trong trường hợp tải cần điều khiển hoạt động với nguồn cung cấp AC thì chúng ta có thể thực hiện mạch giao tiếp thông qua relay được trình bày như trong hình 5.56. Lưu ý trong trường hợp này thì dòng điện I_C của transistor là dòng điện yêu cầu của cuộn dây relay nên phải chọn transistor sao cho phù hợp.



Hình 5.56 Mạch giao tiếp ngõ ra cổng logic với tải AC sử dụng relay

Khi cần cách ly mass giữa điện áp nguồn cung tải và điện áp cung cấp cho mạch điều khiển thì người ta thường sử dụng phần tử cách ly opto được trình bày như trong hình 5.57. Trong đó điện trở R sử dụng để hạn dòng cho LED phát được tính toán tương tự như trong hình 5.54(a) nhưng phải tra cứu datasheet để tìm giá trị V_{LED} và I_{LED}. Còn điện trở R_1 và R_2 là các điện trở phân áp cho cực B transistor.



Hình 5.57 Mạch giao tiếp ngõ ra cổng logic với tải DC thông qua Opto transistor

Đối với tải AC khi giao tiếp sử dụng relay như trong hình 5.56, khi tải có công suất lớn và tần số đóng ngắt cao thì không nên sử dụng và relay là tiếp điểm cơ khí sẽ sinh ra tia lửa điện và không thể đáp ứng với tần số cao. Trong những trường hợp này người ta sử dụng phương pháp đóng ngắt tiếp điểm bằng bán dẫn. Phần tử đóng ngắt thường sử dụng là triac, và để điều khiển cách ly tải phải sử dụng phần tử cách ly đó là opto triac được trình bày như trong hình 5.58. Hình 5.58(a) ngõ ra cổng logic kích cho opto ở mức cao, còn trong hình 5.58(b) ngõ ra cổng logic kích cho opto ở mức thấp.



(a)



(b)

Hình 5.58 Mạch giao tiếp ngõ ra cổng logic với tải trở AC thông qua opto triac

Đối với tải cảm thông thường người ta thêm vào mạch bảo vệ cho triac như trong hình 5.59. Trong đó điện trở và tụ điện nối tiếp mắc song song với triac là mạch bảo vệ.



Hình 5.59 Mạch giao tiếp ngõ ra cổng logic với tải cảm AC thông qua opto triac

Trong hình 5.59 thì triac công suất được kích dẫn khi điện áp V_{AC} đạt đến một ngưỡng nhất định nên dạng sóng trên tải sẽ bị biến dạng so với dạng sóng của nguồn V_{AC} cung cấp. Để khắc phục hiện tượng này người ta thường sử dụng phần tử cách ly opto triac có tích hợp mạch zero-crossing như trong hình 5.60(a) và dạng tín hiệu kích cho opto triac theo sóng sin ngõ vào được trình bày như trong hình 5.60(b)



Hình 5.60 Mạch giao tiếp ngõ ra cổng logic với tải cảm AC thông qua opto triac có zero-crossing

BÀI TẬP

Bài 5.1 Một cổng TTL có các giá trị cấp điện áp thực tế sau: $V_{IH\,(min)} = 2{,}25$ V, $V_{IL\,(max)} = 0{,}65$ V. Giả sử nó đang được điều khiển bởi một cổng có $V_{OH\,(min)} = 2{,}4$ V và $V_{OL\,(max)} = 0{,}4$ V, tìm biên độ nhiễu cao và thấp?

Bài 5.2 Thông số kỹ thuật điện áp cho ba loại cổng logic được đưa ra trong Bảng. Chọn cổng mà bạn sẽ sử dụng trong môi trường công nghiệp có độ ồn cao.

	$V_{OH(min)}$	$V_{OL(max)}$	$V_{IH(min)}$	$V_{IL(max)}$
Gate *A*	2.4 V	0.4 V	2 V	0.8 V
Gate *B*	3.5 V	0.2 V	2.5 V	0.6 V
Gate *C*	4.2 V	0.2 V	3.2 V	0.8 V

Bài 5.3 Cho bảng liệt kê các tham số cho ba loại cổng. Dựa trên quyết định của bạn về tốc độ - công suất, cổng nào bạn chọn để có hiệu suất tốt nhất?

	t_{PLH}	t_{PHL}	P_D
Gate *A*	1 ns	1.2 ns	15 mW
Gate *B*	5 ns	4 ns	8 mW
Gate *C*	10 ns	10 ns	0.5 mW

Bài 5.4 Một cổng TTL tiêu chuẩn có hệ số tải 10. Có cổng nào trong hình vẽ bị quá tải không? Nếu có, cổng nào?



Bài 5.5 Mạng cổng CMOS nào trong các hình vẽ sau có thể hoạt động ở tần số cao nhất?



(a)



(b)



(c)

Bài 5.6 Mạng cổng CMOS trong hình vẽ không đầy đủ. Chỉ ra những thay đổi nên được thực hiện.



*: Chân không sử dụng

Bài 5.7 Xác định trạng thái đầu ra của mỗi cổng TTL trong hình vẽ sau:



Bài 5.8 Mạng cổng TTL trong hình vẽ không đầy đủ. Chỉ ra những thay đổi nên được thực hiện.



*: Chân không sử dụng

Bài 5.9 Xác định mức đầu ra của mỗi cổng TTL trong các hình sau.



Bài 5.10 Viết biểu thức logic ngõ ra Y cho từng mạch trong hình sau.



(a)



(b)



(c)

Bài 5.11 Một rơle cần 60 mA. Tạo ra một cách để sử dụng cổng NAND cực thu hở với $I_{OL\ (max)}$ = 40 mA để lái rơle.

Bài 5.12 Xác định tổng độ trễ lan truyền từ mỗi đầu vào đến từng đầu ra cho mỗi mạch trong hình sau.



(a) 74FXX gates



(b) 74HCXX gates



(c) 74AHCXX gates